[发明专利]测试基体、测试基体掩膜及测试基体的形成方法

说明书

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种测试基体、测试基体掩模及测试基体的形成方法。

背景技术

传统的集成电路制程中，为保证产品的质量，执行制程中涉及的诸多步骤后均需进行检测，如对经历研磨或刻蚀过程后的产品进行的检测。通常，采用在半导体基底上制作测试基体，继而利用所述测试基体代替所述产品进行检测。为使所述测试基体能真实地模拟产品的相关制程，所述测试基体与所述产品同步制作。

关于测试基体的结构以及如何利用所述测试基体执行制程检测，继而完成半导体器件的制造，业界已进行了多种尝试。2006年2月2日公开的公开号为“CN1729569”的中国专利申请及2000年4月25日公开的公告号为“US6054721C”的美国专利中均提供了一种测试基体及采用所述测试基体的半导体器件制造方法。

通常，所述测试基体并非一完整的器件，而是代替对应不同制程产品进行检测的一种中间体。半导体基底内包含的所述测试基体的数目为至少一个。如图1所示，所述测试基体10包含至少一个测试单元20，所述测试单元20中包含至少两个测试基元202和至少两个测试辅助基元204，所述测试基元202和所述测试辅助基元204间隔相接。以对应浅沟槽隔离区形成过程中化学机械研磨制程的测试基体为例，所述测试基元202和所述测试辅助基元204分别对应测试有源区和测试浅沟槽；所述测试有源区和测试浅沟槽分别对应不同制程产品中的有源区和浅沟槽。同一所述测试单元20内，各所述测试有源区尺寸相同，各所述测试浅沟槽的尺寸也相同；不同所述测试单元20内，各所述测试有源区的尺寸可相同或不相同，各所述测试浅沟槽的尺寸也可相同或不相同。经历已填充的浅沟槽的化学机械研磨过程后，通过对所述测试单元20进行检测，可确定产品的制造效果。

实际生产中，形成浅沟槽隔离区的步骤包括：在半导体基底上形成浅沟槽；向所述浅沟槽填充隔离物；平整化填充隔离物后的所述浅沟槽。所述半导体基底通过在半导体衬底表面顺次形成隔离层及钝化层后获得。形成浅沟槽隔离区后，在去除所述隔离层以进行后续步骤的过程中，在所述浅沟槽顶端，位于所述浅沟槽隔离区与半导体基底间的交界处易产生间隙。若后续步骤中涉及的导电材料填充所述间隙，将导致所述浅沟槽隔离区隔离效果的降低。为保证所述浅沟槽隔离区的隔离效果，通常要求所述浅沟槽隔离区表面与由其隔离的有源区表面间具有一定的高度差(step high)，所述高度差通过在平整化所述浅沟槽后，去除有源区表面剩余的钝化层和隔离层而实现，以在去除所述隔离层时，消除在所述浅沟槽隔离区与半导体基底间产生的间隙。

然而，生产实践中，在以所述钝化层作为研磨停止层以平整化填充隔离物后的所述浅沟槽时，若所述钝化层的尺寸与其相邻的所述浅沟槽内填充隔离物的尺寸相差过大，易造成所述钝化层缺失，致使所述浅沟槽隔离区表面与由其隔离的有源区表面间的高度差降低，降低的所述高度差不足以消除所述浅沟槽隔离区与半导体基底间产生的间隙，即降低的所述高度差易导致相邻浅沟槽隔离区隔离效果的恶化。如何抑制所述钝化层缺失现象的发生，以提供合适的工艺窗口，进而优化器件隔离性能成为本领域技术人员致力解决的主要问题。

发明内容

本发明提供了一种测试基体，通过检测钝化层的缺失，而可获得合适的工艺窗口，进而可抑制所述钝化层缺失现象的发生；本发明提供了一种测试基体掩模，可获得通过检测所述钝化层的缺失，进而可确定合适的工艺窗口的测试基体；本发明提供了一种测试基体的形成方法，可获得通过检测所述钝化层的缺失，进而可确定合适的工艺窗口的测试基体。

本发明提供的一种测试基体，所述测试基体包含至少一个孤立测试单元系列，单一所述孤立测试单元系列包含至少两个孤立测试单元，所述孤立测试单元包含一个测试基元和两个测试辅助基元，所述测试基元与测试辅助基元间隔相接。