[发明专利]一种防止封装芯片上的顶层金属层断裂的方法及测试结构

说明书

技术领域

本发明属于芯片制造领域，具体涉及一种防止因金球和铝焊垫在高温大电流环境下相互扩散，而造成的与铝焊垫相连的顶层金属层断裂的方法及测试结构。

背景技术

在半导体制造工艺中，为了减小连线电阻，减小面积，增加集成度，芯片制造往往采取多层布局布线。同层之间器件是由金属线来连接的，不同层次之间的金属是由Via(金属插塞)来连接的，PAD(铝焊垫)是与内部金属相连的封装引出端。

要将芯片制造成产品，必须对它进行封装，目前处于主流地位的封装方式是采用金线。在高温的环境下(200℃以上)，随着温度的增加，封装金球(金线的端口)里的金越来越容易在铝焊垫上和铝发生相互扩散，并逐渐扩散到整个铝焊垫上，形成共金。铝焊垫的下层即为顶层金属层，若连接到铝焊垫上的金属线为顶层金属层，则易与金铝合金间发生扩散。由于金属线宽度和铝焊垫相比，相差甚远，金属原子扩散后得不到及时的补充，所以为扩散薄弱点。随着时间的累积(几个小时到几十个小时，甚至更长的时间)，逐渐造成和铝焊垫相连的顶层金属线断线，从而导致电路失效。

例如，在测试芯片寿命的测试电路中，由于金球与铝焊垫相互扩散会造成的顶层金属层断裂。图1是原测试电路的原理示意图。如图1所示，1为下层金属层；2为PAD(铝焊垫，在此测试电路中为测试结构的引出端)，其中电流正接口(Force+)和电流负接口(Force-)为电流测试端口，分别接电流正负端，电压正接口(Sense+)和电压负接口(Sense-)为电压测试端口，分别接电压正负量测端；3为weak point(测试过程中容易断裂的点)；4为顶层金属层；5为Via(金属插塞)，6是顶层金属层和下层金属层之间的连接处，7是顶层金属层和PAD之间的连接处。将测试电路集成在被测芯片后，为了方便测试将进行一次简易封装。在封装过程中，会将金线打在铝焊垫2上，即金球与铝焊垫同层。(将金线打到铝焊垫上的工艺，是将金线的一端通过热和超声能量，实现在芯片铝焊垫表面焊接成一个圆形的金属球)由于芯片需要在加速老化环境下测试，金球与铝焊垫2在恶劣环境下容易相互扩散。由于所述金球和顶层金属层4几乎同层，易造成与所述金球相连的顶层金属层断线，从而使一些比较脆弱的连接处的断开，即如图1所示的weak point3的断裂。

所述的顶层金属层断线现象会影响测试电路的性能，给芯片的可靠性测试带来不便，即浪费了资源，又加大了后续的测试工作量。

发明内容

为了解决上述金球、铝焊垫和顶层金属层之间相互扩散而造成的顶层金属层断线，本发明提出一种防止顶层金属层断线的方法，可以有效避免因金球和铝焊垫之间相互扩散而造成的与金球相连的顶层金属层断线的问题，提高了测试效率节约了资源成本。

一种防止封装芯片上的顶层金属层断裂的方法，在顶层金属层和铝焊垫之间的连接处引入下层金属层，并在顶层金属层和下层金属层之间的连接处通过金属插塞连接，以及在下层金属层与铝焊垫之间的连接处通过金属插塞连接。

所述金属插塞个数大于25个。

所述金属插塞个数的最佳取值为100个。

一种防止芯片上的顶层金属断裂的测试结构，至少包括：顶层金属层，下层金属层，铝焊垫和金属插塞；所述顶层金属层和所述下层金属层之间，所述下层金属层和所述铝焊垫之间皆是通过所述金属插塞来连接的。

所述金属插塞个数大于25个。

所述金属插塞个数的最佳取值为100个。

所述铝焊垫的个数可以是2个，包括1个电流和电压正接口，1个电流和电压负接口。

所述铝焊垫的个数是可以4个，包括1个电流正接口，1个电流负接口，1个电压负接口，1个电压正接口。

本发明可以有效避免因金球和铝焊垫之间相互扩散而造成的与金球相连的顶层金属层断线的问题；本发明提高了测试效率，减少了后续测试工作量；本发明节约了物质和人力资源；本发明节约了制造成本。

附图说明

图1是原测试电路的原理示意图；

图2是现测试电路的原理示意图。

具体实施方式

以下结合附图和具体实施例对本发明作详细说明。本发明的一个实施例是在测试芯片寿命的测试电路中，由于金球与铝焊垫相互扩散而造成的顶层金属层断裂。本发明适用于所有高温下工作的与铝焊垫连接线为顶层金属层的封装芯片。