[发明专利]集成电路芯片的钝化层

说明书

技术领域

本发明属于芯片制造领域，特别涉及一种集成电路芯片的钝化层(Passivation)及其制造方法。

背景技术

集成电路的表面钝化可以减少氧化层中的各种电荷，增强器件对离子玷污的阻挡能力，保护电路及内部互连线免受机械和化学损伤。由于各层材料的杨氏模量和热膨胀系数的差异，在集成电路制备过程中，如沉积、抛光、溅射、光刻等，由于相应的温度变化都会使薄膜内部的应力发生变化，从而形成空洞、裂纹或脱落，引起集成电路结构的形变及互连导线短路或开路，造成器件失效。

钝化层的种类和结构对于互连线内部形成的应力及应力释放的快慢影响很大。在现有技术中，如图1所示，钝化层由第一二氧化硅(SiO₂)层3和氮化硅(SiN)层1组成。所述第一SiO₂层3可由高密度电浆化学气相沉积(HDPCVD)制程或等离子增强化学气相沉积(PECVD)制程生成，用于缓冲SiN层1的应力，并填充金属层中的金属线4之间的空隙。由于第一SiO2层3与SiN层1的杨氏模量和热膨胀系数的差异，上述制程下的第一SiO₂层3和SiN层1均对金属层施加收缩应力，导致钝化层与金属层、金属层与介质绝缘层之间的粘合性变差，形成剥离(Peeling)脱落现象，最终导致集成电路器件的失效。

发明内容

本发明的目的在于提供一种集成电路芯片的钝化层，可以有效避免钝化层与金属层、金属层与介质绝缘层之间的剥离脱落。

为实现上述目的，本发明的技术方案如下：一种集成电路芯片的钝化层，至少包括第一二氧化硅层和氮化硅层，第一二氧化硅层位于氮化硅层之下，第一二氧化硅层和氮化硅层均对所述钝化层之下的金属层施加压缩应力，所述钝化层还包括对所述钝化层之下的金属层施加拉伸应力的第二二氧化硅层，所述第二二氧化硅层位于第一二氧化硅层和氮化硅层之间。

进一步地，所述第一二氧化硅层由高密度电浆化学气相沉积制程或等离子增强化学气相沉积制程生成。

进一步地，所述第二二氧化硅层由亚大气压化学气相沉积制程生成。

进一步地，所述亚大气压化学气相沉积制程的温度是400摄氏度，压力为200托。

进一步地，第二二氧化硅层的厚度与第一二氧化硅层、氮化硅层的厚度的关系满足使所述拉伸应力部分抵消所述收缩应力后，不产生钝化层与金属层、金属层与介质绝缘层之间的剥离脱落现象。

一种上述集成电路芯片钝化层的制造方法，包括以下步骤：

A、在金属层上沉积对所述金属层施加压缩应力的第一二氧化硅层；

B、在上述第一二氧化硅层上沉积对所述金属层施加拉伸应力的第二二氧化硅层；

C、在上述第二二氧化硅层上沉积对所述金属层施加拉伸应力的氮化硅层。

进一步地，所述第一二氧化硅层由高密度电浆化学气相沉积制程或等离子增强化学气相沉积制程生成。

进一步地，所述第二二氧化硅层由亚大气压化学气相沉积制程生成。

进一步地，所述亚大气压化学气相沉积制程的温度是400摄氏度，压力为200托。

进一步地，所述第二二氧化硅层的厚度与第一二氧化硅层、氮化硅层的厚度的关系满足使所述拉伸应力部分抵消所述收缩应力后，不产生钝化层与金属层、金属层与介质绝缘层之间的剥离脱落现象。

本发明的有益效果在于：通过在原SiO₂层及SiN层之间增加亚大气压化学气相沉积(SACVD)制程生成的SiO₂层，新增的SiO₂层对金属层施加拉伸应力，部分抵消原SiO₂层及SiN层施加的收缩应力，从而有效避免钝化层与金属层、金属层与介质绝缘层之间的剥离脱落，进而提高集成电路芯片的良率。

附图说明

图1是现有的钝化层的结构示意图；

图2是本发明的钝化层的结构示意图。

具体实施方式

以下结合附图及具体实施例对本发明进行详细说明。

请参阅图2，本发明揭示了一种集成电路芯片的钝化层，至少包括第一SiO₂层3、第二SiO₂层2和SiN层1。第二SiO₂层2位于第一SiO₂层3及SiN层1之间。