[发明专利]电平转换电路

权利要求书

1.一种电平转换电路，包括：

上拉电路，连接至第一电压源；

下拉电路，连接至上拉电路及接地端之间，还连接至输入信号源，所述上拉电路与下拉电路的共同作用使电平转换电路的输出信号为高电平为第一电压源值低电平为零的调制脉冲信号；

节点，位于上拉电路与下拉电路连结处，

其特征在于，该电平转换电路还包括：

控制电路，该控制电路进一步包括：

第二反相器，一个输入端连接至节点、另一输入端连接至第一电压源，用于将节点电平反相，反相后节点电平作为电平转换电路的输出信号；

第一延迟器，连接至第二反相器，用于将反相后的节点电平延迟；

上拉电路控制子电路，第一输入端连接至第一延迟器、第二输入端连接至第一电压源、第三输入端连接至输入信号源的反相信号，输出端连接至上拉电路，所述上拉电路控制子电路用于在输入信号源为由低电平变为高电平时刻关断上拉电路；

所述上拉电路控制子电路包括：

第一NMOS晶体管，源极接地端、栅极经第一反相器连接至输入信号源；

第二NMOS晶体管，源极接第一NMOS晶体管漏极、栅极经第一反相器连接至输入信号源；

第三NMOS晶体管，源极接第二NMOS晶体管漏极、栅极连接至第一延迟器，所述第一、第二、第三NMOS晶体管体电极接地端；

第三PMOS晶体管，漏极接第三NMOS晶体管的漏极并引出作为上拉电路控制子电路的输出端连接至上拉电路、源极连接至第一电压源、栅极连接至第一延迟器；

所述下拉电路包括：

第一下拉NMOS晶体管，源极接地、栅极依次经过第三反相器、第二延迟器及第一反相器连接至输入信号源；

第二下拉NMOS晶体管，源极接第一下拉NMOS晶体管漏极、漏极接节点、栅极依次经过第三反相器、第二延迟器及第一反相器连接至输入信号源，所述第一、第二下拉NMOS晶体管体电极接地端；

所述上拉电路包括：

第一上拉PMOS晶体管，漏极接节点、体电极接第一电压源、栅极依次经过第三反相器、第二延迟器及第一反相器连接至输入信号源；

第二上拉PMOS晶体管，漏极接第一上拉PMOS晶体管源极、源极接第一电压源、体电极接源极、栅极接上拉电路控制子电路的输出端。

2.根据权利要求1所述的电平转换电路，其特征在于，所述控制电路还包括：

第一PMOS晶体管，源极与第一电压源相连、漏极与上拉电路相连、栅极与节点相连，用于稳定上拉电路控制子电路的输出端的电平；

第二PMOS晶体管，源极与第一电压源相连、漏极与节点相连、栅极连接至电平转换电路的输出信号，用于稳定节点电平。

3.根据权利要求1所述的电平转换电路，其特征在于，所述上拉电路控制子电路的第二NMOS晶体管阈值电压为小于零。

4.根据权利要求1所述的电平转换电路，其特征在于，所述下拉电路依次经过第三反相器、第二延迟器及第一反相器连接至输入信号源；所述第一反相器用于对输入信号源的电平进行反相；第二延迟器用于将反相后的输入信号源的电平进行延迟；所述第三反相器用于将延迟的反相输入信号源的电平进行反相。

5.根据权利要求1所述的电平转换电路，其特征在于，所述第二下拉NMOS晶体管阈值电压为小于零。

6.根据权利要求1所述的电平转换电路，其特征在于，所述第一延迟器的延迟时间为小于200ps。

7.根据权利要求1所述的电平转换电路，其特征在于，所述第二延迟器的延迟时间为小于200ps。

8.根据权利要求1所述的电平转换电路，其特征在于，所述第一电压源为输入输出电路区域操作电平。

9.根据权利要求1所述的电平转换电路，其特征在于，所述输入信号源的高电平为核心电路区域操作电平。