[发明专利]老化测试基板

说明书

技术领域

本发明涉及一种老化测试基板，特别涉及对芯片使用板上芯片封装技术的老化测试基板。

背景技术

在半导体制造过程中，晶圆经过曝光、蚀刻、切割、封装后形成芯片(IC)，但芯片的性能还需经过产品可靠性测试来判断其性能的好坏，而产品老化寿命实验是产品可靠性测试非常重要且必须经过的一个环节。一般常见的寿命实验项目有预烧测试(Burn-in，BI)、早期失效期(Early Failure Rate，EFR)、高温工作寿命试验(High Temperature Operating Life，HTOL)等，一般来说，上述实验都是在高温、高电压等条件下对位于老化测试基板(Burn-in Board，BIB)上的芯片进行测试，加速芯片运行过程，迫使故障在更短的时间内出现。

现有技术中，老化测试基板是一个由芯片封装决定的元件，一种老化测试基板对应了一种芯片封装的形式。也就是说，为了符合各种芯片封装的形式，需要准备许多种老化测试基板，而且现在不同的芯片产品具有许多封装形式，所以对应一种芯片产品提供各种不同的老化测试基板会增加生产成本，且老化测试基板的设计制作周期比较长，一般需5个月左右才能完成，影响芯片可靠性认证和上市进度。

虽然现在出现了一些标准的芯片封装形式，比如DIP48，TSOPII-44，TSOPII-54等，对应上述芯片封装形式的老化测试基板一般采用插座与对应芯片的芯片电性连接，即此进行老化测试。但是上述插座的规格不能统一，所以插座不能应用于其它芯片封装形式或者不同针脚数的同一芯片封装形式。

为了提高测试速度与节约成本，迫切需要一种能满足各种芯片要求的老化测试基板。

发明内容

本发明的目的在于提供一种对芯片使用板上芯片封装技术的老化测试基板，通过该测试基板不仅能实现支持多种芯片的测试，而且可以简化老化测试基板的设计、布局和制造流程。

为了达到所述的目的，本发明提供了一种老化测试基板，包括一框架，其中，所述的框架上具有数个均匀排列的边缘连接器。

在上述的老化测试基板中，所述的相邻的边缘连接器在X方向的间距相同。

在上述的老化测试基板中，所述的框架一端有一把手连接。

在上述的老化测试基板中，所述的边缘连接器包括绝缘本体，与位于绝缘本体内部两侧的平行排列的数个接触头，对应每一接触头连接的针脚。

在上述的老化测试基板中，所述的边缘连接器通过接触头与电路板连接。

在上述的老化测试基板中，所述的电路板包括芯片、通过数个焊盘与芯片电性连接的金手指。

在上述的老化测试基板中，所述的电路板具有金手指的数量小于或等于老化测试基板在X方向的边缘连接器数量。

在上述的老化测试基板中，所述的相邻金手指的间距相同且与相邻的边缘连接器的间距相等。

在上述的老化测试基板中，所述的电路板对芯片采用板上芯片封装。

本发明由于采用了上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果：

1.利用板上芯片封装技术的电路板可支持不同类型的芯片和更多的金手指、连接器，降低新产品的开发周期、成本。

2.老化测试基板采用边缘连接器可与电路板可靠接触，简化老化测试基板的设计、布局和制造流程，和其他的老化测试基板相比，提高测试速度，并具有更高的密度、更长的使用寿命。

3.电路板利用板上芯片封装技术和老化测试基板采用边缘连接器的原理还可以应用于高度加速应力试验(Highly Accelerated Stress Test，HAST)、温度-湿度偏压试验(Temperature Humidity Bias Test，THBT)、最终测试板(FinalTest Board)等其他可靠性实验的测试基板。

附图说明

本发明的老化测试基板由以下的实施例及附图给出。

图1为采用板上芯片封装的电路板示意图；

图2为本发明的老化测试基板结构示意图；

图3为图2老化测试基板中的边缘连接器结构示意图。

图4A、4B为具有不同金手指数量的板上芯片封装电路板示意图。

具体实施方式

以下将对本发明的老化测试基板作进一步的详细描述。