[发明专利]可调整栅极氧化层厚度的半导体器件制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种可调整栅极氧化层 厚度的半导体器件制造方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件日益具有更快的运算 速度、更大的数据存储量以及更多的功能。金属氧化物场效应晶体管 (MOSFETs)，以下简称MOS晶体管，是集成电路中最广受使用的器件 之一，其制造工艺具有高度的可重复性和可控制性。随着半导体制造工 艺进入深亚微米技术节点，MOS晶体管的体积不断缩小，制造集成度越 来越高，在各种超大规模存储和逻辑集成电路得到日益广泛的应用。

MOS晶体管由半导体衬底中形成的源极和漏极以及一导电的栅极 (gate)组成。其中，源极和漏极位于沟道区两侧的衬底中，在沟道上方 衬底表面形成栅极氧化层(gate oxide)和栅极。通过对衬底进行不同类 型杂质的掺杂，可以形成NMOS晶体管或PMOS晶体管。图1为金属氧化 物场效应晶体管的简化结构示意图，如图1所示，制造MOS晶体管的工艺 过程通常是先在衬底10表面生长一层栅极氧化层11，通常是利用热氧化 工艺生成一均匀且紧密的氧化物层，其具有可控制的厚度与低程度的固 定电荷。接着，在上述栅极氧化层表面沉积一多晶硅层，并利用光刻、 刻蚀形成栅极12，可利用在沉积过程之中的原位(in situ)掺杂，或用扩 散工艺，或在沉积后进行离子注入，使该多晶硅层具有导电性。通常， 在多晶硅层上方生成一层金属或金属硅化物(salicide)，用以降低栅极 的电阻率。然后对栅极两侧衬底进行离子注入，形成源极12和漏极13， 该源极12、漏极13与沟道区自行对准于栅极12。

MOS晶体管最重要的电学特性参数包括阈值电压和饱和漏电流。通 常情况下降低饱和漏电流的做法是通过减小源极和漏极的轻掺杂区的离 子注入剂量。研究表明，MOS场效应晶体管阈值电压的上限主要与栅极 氧化物层可承受的击穿电压有关，此电压主要决定于栅极氧化物层的厚 度。由于不同用途的MOS晶体管在不同的阈值电压下工作，因此实际应 用的场效应晶体管应有不同的栅极氧化物层厚度，以适应在不同阈值电 压下工作的需要。目前在同一芯片上的电路设计中大多包括逻辑电路和 存储电路，前者的MOS晶体管显然应具有较薄的栅极氧化物，而后者的 MOS晶体管则应具有较厚的栅极氧化物。甚至于闪存(flash memory)， 为满足穿隧氧化层(tunnel oxide)的需求，亦需具有不同厚度的栅极氧化 层。

专利号为ZL01109732.9的中国专利文件中公开了一种形成不同厚度 的栅极氧化层的方法，该方法是利用热氧化法生长不同厚度的氧化层。 然而，在对栅极氧化层的厚度控制要求越来越薄的情况下，热氧化法对 精确控制生成的栅极氧化层的厚度是比较难于实现的。

发明内容

本发明的目的在于提供一种可调整栅极氧化层厚度的半导体器件制 造方法，能够精确地控制栅极氧化层的厚度，满足不同阈值电压的需要。

一方面提供了一种可调整栅极氧化层厚度的半导体器件制造方法， 包括：

提供半导体衬底；

在所述半导体衬底表面生长第一氧化层；

图案化所述第一氧化层，以暴露对应栅极位置的第一氧化层；

去除该暴露对应栅极位置的第一氧化层；

将所述衬底浸泡在去离子水中生长第二氧化层；

在所述第一氧化层和第二氧化层表面形成多晶硅层；

刻蚀所述多晶硅层形成栅极。

优选地，所述方法还包括对所述去离子水进行加热的步骤。所述第 一氧化层利用炉管热氧化法生长。所述对应栅极位置的第一氧化层利用 氢氟酸去除。

另一方面提供了一种可调整栅极氧化层厚度的半导体器件制造方 法，包括：

提供半导体衬底；

在所述半导体衬底表面生长第一氧化层；

图案化所述第一氧化层，以暴露对应栅极位置的第一氧化层；

去除该暴露对应栅极位置的第一氧化层；

将所述衬底浸泡在去离子水中生长第二氧化层。

优选地，所述方法还包括对所述去离子水进行加热的步骤。所述第 一氧化层利用炉管热氧化法生长。所述对应栅极位置的第一氧化层利用 氢氟酸去除。

另一方面提供了一种可调整栅极氧化层厚度的半导体器件制造方 法，包括：

提供半导体衬底；