[发明专利]现场可编程门阵列可配置逻辑块验证方法及系统

说明书

技术领域

本发明涉及集成电路技术，特别涉及现场可编程门阵列验证技术。

背景技术

可编程逻辑单元宏单元(CLB).它以阵列的形式分别在芯片的中心部位。每一个CLB由若干个触发器和一些可编程组合逻辑部件组成。CLB可通过编程来实现用户的逻辑。可编程逻辑单元宏单元是FPGA中基本组成部分。实际的测试应对其内部各个模块进行统筹测试。

现有的CLB测试方法包括：

CLB阵列测试法，其缺点是只能假设FPGA里只有一个CLB出现故障，对于多个CLB故障的情况则无法准确检测。

基于异或门级联电路的测试法，其缺点是，当出现偶数个错误的时候，测试结果表现为正确，导致检测失败。

发明内容

本发明所要解决的技术问题是，提供一种现场可编程门阵列的可配置逻辑块(CLB)验证方法，能够充分、高效的对FPGA的CLB作全面验证。

本发明解决所述技术问题采用的技术方案是，现场可编程门阵列可配置逻辑块验证方法，包括以下步骤：

1)预定义CLB测试向量——预设结果映射表，并存储于软件部分；

2)软件部分根据CLB测试向量——预设结果映射表自动逐项生成配置文件，并传送配置文件到硬件方对其配置，硬件方根据配置文件关闭非本次测试的CLB，仅保留测试目标CLB；

3)软件部分依据CLB测试向量——预设结果映射表，对硬件方FPGA施加CLB测试向量，硬件方FPGA对测试向量作出响应，然后将结果返回到软件方，软件方将其与预设结果分析比对，生成测试报告。

进一步的，所述CLB测试向量为单一CLB测试向量。软件方仅通过PCI总线与硬件方建立通信。

本发明还提供一种现场可编程门阵列可配置逻辑块验证系统，包括软件部分、硬件部分和通信部分；

所述软件部分包括：

CLB测试向量——预设结果映射表；

配置文件生成单元，用于根据每一映射关系生成相应的配置文件；

结果分析单元，用于将硬件部分返回的结果和预设的预设结果进行比对分析和生成报告；

所述硬件部分包括：FPGA硬件验证平台；

所述通信部分为PCI总线通信单元。

本发明的有益效果是，本发明对每一个需要验证的CLB逐个、独立的验证，能够准确定位和验证多个CLB同时出错的情况。同时，本发明摒弃了传统的“配置线+数据线”的模式，采用PCI总线传输配置信息和激励向量，速度得到提高。同时本发明能够自动的完成对所有CLB的测试，而不需要用户干预，极大的提高了测试效率。实现了高效、在线可编程的效果。

以下结合附图和具体实施方式对本发明作进一步的说明。

附图说明

图1是本发明整体结构示意图。DUT即待测试的用户FPGA。F1是硬件方的数据传输和控制单元。

图2是本发明CLB结构示意图。

图3是本发明的系统验证框图。

图4是PCI总线在本发明中的应用示意图。

具体实施方式

对单块CLB的功能测试主要是指以FPGA实现某个特定的数字功能，测试它的性能指标是否满足电路的要求；具体应该遵循以下几个原则。

第一、应该十分清楚被测对象要实现的功能或达到的指标。

第二、编写的测试模型应该对各个功能有所体现，采用层次化的分析方法对各功能块进行测试。

第三、把被测对象看成一个整体，考虑它与其他功能模块的交互。

第四、在正确的硬件建模后，只需把DUT作为此平台验证对象，再进行流水线的测试。

参见图1~4。

本发明的现场可编程门阵列CLB验证方法包括以下步骤：

1)预定义CLB测试向量——预设结果映射表，并存储于软件部分；

2)软件部分根据CLB测试向量——预设结果映射表自动逐项生成配置文件，并传送配置文件到硬件方对其配置，硬件方根据配置文件关闭非本次测试的CLB，仅保留测试目标CLB；

3)软件部分依据CLB测试向量——预设结果映射表，对硬件方FPGA施加CLB测试向量，硬件方FPGA对测试向量作出响应，然后将结果返回到软件方，软件方分析比对结果，生成测试报告。

所述CLB测试向量为单一CLB测试向量，即，仅仅针对单一的CLB的测试向量，不涉及其他CLB。

本发明的软件方仅通过PCI总线与硬件方建立通信。