[发明专利]一种沟槽栅功率半导体器件制造方法

权利要求书

1、一种沟槽栅功率半导体器件制造方法，其特征在于它包括如下步骤：

提供第一导电类型的基底材料；

在上述基底上形成第一导电类型的外延层，该外延层具有低于基底的掺杂浓度；

在上述外延层内形成第二导电类型体区；

在上述外延层内形成沟槽；

在上述沟槽底部外延层内形成弱第一导电类型区域；

在上述沟槽内侧表面形成介质层；

在上述具有介质层的沟槽内侧形成导电区域；

在上述第二导电类型区域表面形成具有第一导电类型的源区；

在上述第二导电类型体区表面形成具有更高掺杂浓度的第二导电类型体接触区；

在上述具有介质层和导电区域的沟槽顶部形成钝化层盖帽；

在上述源区和接触区表面形成扩散阻挡层；

在上述形成结构表面形成良好的电接触。

2、根据权利要求1所述的一种沟槽栅功率半导体器件制造方法，其特征在于：

提供第一导电类型的基底材料；

所述的外延层的形成方法为在上述基底上即在n⁺或p⁺衬底上外延生长n^-区，并在半导体基底上利用LPCVD方法生长薄氧化层；

所述的在外延层内形成第二导电类型体区是经过至少一次离子注入过程形成的，即在半导体基底表面进行离子注入掺杂物，并在半导体基片表面利用LPCVD方法生长Si₃N₄；

所述的沟槽的形成方法是利用干法刻蚀和湿法腐蚀相结合的方法，先在半导体基片表面旋涂感光胶，经光刻工序得到沟槽刻蚀窗口，利用干法刻蚀和湿法腐蚀结合工序形成沟槽结构；

所述的沟槽底部外延层内形成弱第一导电类型区域是通过离子注入第二导电类型掺杂物与槽底第一导电类型区域杂质补偿而获得，即在半导体基片沟槽表面生长牺牲氧化层，离子注入掺杂物，再去除牺牲氧化层；

所述的沟槽内侧表面形成介质层是氧化物层或氧化物与氮化物复合层，形成方法为在半导体基片沟槽表面生长栅氧化层，采用LPCVD方法淀积多晶硅，并将多晶硅掺杂至20欧姆/方；然后刻蚀多晶硅，使之表面略低于表面氧化层；

所述的沟槽内侧形成导电区域是掺杂多晶硅或掺杂多晶硅和多晶硅化物复合结构，形成方法为将半导体基片表面Si₃N₄层去除，生长氧化层；

所述的源区的形成过程为在导电区域氧化层上采用光刻工序形成源区注入窗口，在源区注入窗口离子注入As或P形成n⁺源区；

所述的第二导电类型体接触区形成方法为将半导体基片表面氧化层去除，淀积BPSG或PSG，然后增密处理，光刻BPSG或PSG后离子注入掺杂物形成p⁺体接触区；

所述的沟槽顶部形成钝化层盖帽是淀积的硼磷硅玻璃BPSG或磷硅玻璃PSG；

所述的源区和接触区表面形成扩散阻挡层为难熔金属氮化物或难熔金属氮硅化物，形成方法为在半导体基片表面BPSG或PSG层光刻形成源电接触窗口，采用磁控溅射或CVD生长方法淀积扩散阻挡层；

所述的扩散阻挡层图形化后，淀积金属化层形成电接触。

3、根据权利要求2所述的一种沟槽栅功率半导体器件制造方法，其特征在于：所述的基底材料和外延层均为硅材料，在半导体基底利用LPCVD方法生长的薄氧化层为SiO₂层，厚度为300-3000埃。

4、根据权利要求3所述的一种沟槽栅功率半导体器件制造方法，其特征在于：所述的离子注入过程中离子注入能量典型在400-800KeV、注入剂量控制在10¹²-10¹⁴cm^-2，1000-1100℃高温下扩散30-240分钟，Si₃N₄厚度在300-1000埃。

5、根据权利要求4所述的制造方法，其特征在于：所述的基片沟槽内表面LPCVD生长的牺牲氧化层为SiO₂，厚度为300-3000，离子注入掺杂物的注入能量在50-100KeV下，剂量为10¹¹-10¹²cm^-2，在1000-1100℃高温下扩散30-120分钟。