[发明专利]一种应用于∑－Δ模数转换器的抽取数字滤波器

权利要求书

1.一种适用于∑-ΔADC的抽取数字滤波器装置，所述滤波器包括系数ROM、桶形移位寄存器、累加器、计数器和其他控制逻辑，工作时包括以下过程：

a)从系数ROM中读出滤波器系数；

b)利用桶形移位寄存器选取对应的滤波器系数；

c)输入比特与滤波器系数相与；

d)对与操作的结果进行累加；

e)在适当的时刻读取累加结果作为滤波器输出。

2.根据权利要求1所述的装置，其特征在于，所述步骤b)中采用了以下滤波器系数选取电路：设置一计数器电路，用于记录输入的比特编号；设置一地址产生电路，为滤波器系数ROM提供地址信号；以及一桶形移位寄存器，根据输入的比特编号，对滤波器系数ROM输出的系数进行循环移位操作。

3.根据权利要求2所述的装置，其特征在于，对滤波器系数ROM输出的系数的选取使用桶形移位寄存器，包括以下循环移位过程：所述滤波器的阶数为L，降采样率和滤波器系数ROM的深度为R，位宽为W，输入的比特编号为K，所述地址产生电路的输出为m＝Kmod(L)，m的低位作为地址信号提供给滤波器系数ROM；所述桶形移位寄存器对所有滤波器系数ROM的输出做循环移位操作，移位的方法是每输入D个比特，循环移位W比特。移位后的滤波器系数和输入比特相与，然后做累加操作。