[发明专利]多晶片面对面堆叠封装构造

说明书

技术领域

本发明涉及一种多晶片封装构造，特别是涉及一种多晶片面对面堆叠封装构造。

背景技术

由于电子科技不断地演进，功能性更复杂、更人性化的产品推陈出新，就电子产品外观而言，也朝向轻、薄、短、小的趋势设计。随着微小化以及高运作速度需求的增加，多个晶片会整合在一封装构造内，以达到两倍以上的容量或更多功能的需求，例如在以往的多晶片堆叠封装构造中，其是将多个晶片堆叠并封胶在一封装材料内。

请参阅图1所示，现有习知多晶片堆叠封装构造100是为背对背堆叠型态，主要包含一基板110、一第一晶片120、一第二晶片130、多数个焊线141、142以及多数个外接端子150。该基板110是具有一第一表面111、一第二表面112以及一槽孔113。该第一晶片120的主动面121是设置于该第一表面111，且该第一晶片120的多数个焊垫122是对应该槽孔113。上述焊线141是通过该槽孔113并电性连接上述焊垫122至该基板110。该第二晶片130的主动面131是具有多数个焊垫132，可借由上述焊线142电性连接上述焊垫132至该基板110。该第二晶片130的背面133是设置于该第一晶片120的背面123，也就是说该第一晶片120与该第二晶片130是以背对背方式堆叠。上述外接端子150是设置于该基板110的第二表面112，以供对外连接。该多晶片堆叠封装构造100另包含一封胶体160，其是形成于该基板110的第一表面111与该槽孔113，以密封该第一晶片120、该第二晶片130与上述焊线142。该封胶体160可另形成于该基板110的第二表面112的一部分以密封上述焊线141。然而，该多晶片堆叠封装构造的体积会随着所堆叠的晶片增加而增加，故使得晶片堆叠的数量受限制而无法增加记忆体容量及/或扩充功能。

由此可见，上述现有的多晶片堆叠封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的多晶片堆叠封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的多晶片堆叠封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的多晶片面对面堆叠封装构造，能够改进一般现有的多晶片堆叠封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有的多晶片堆叠封装构造存在的缺陷，而提供一种新型的多晶片面对面堆叠封装构造，所要解决的技术问题是使多晶片的堆叠具有缩小封装尺寸并缩短电性连接路径以增进效能的功效，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明，一种多晶片面对面堆叠封装构造主要包含一基板、一第一晶片、一第二晶片、多数个第一凸块、多数个第二凸块以及多数个外接端子。该基板是具有一第一表面、一第二表面、多数个第一凸块容置孔与多数个第二凸块容置孔。该第一晶片的主动面是设置于该基板的该第一表面，并且该第一晶片是具有多数个对准在上述第一凸块容置孔的第一电极。上述第一凸块是设置于上述第一凸块容置孔内并电性连接上述第一电极至该基板。该第二晶片的主动面是设置于该基板的该第二表面，并且该第二晶片是具有多数个对准在上述第二凸块容置孔的第二电极。上述第二凸块是设置于上述第二凸块容置孔内并电性连接上述第二电极至该基板。上述外接端子是设置于该基板。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

在前述的多晶片面对面堆叠封装构造中，上述第一凸块是可由该基板的第二表面设置于上述第一凸块容置孔内，且上述第二凸块是由该基板的第一表面设置于上述第二凸块容置孔内。

在前述的多晶片面对面堆叠封装构造中，该第二晶片是可遮盖上述第一凸块容置孔，以使上述第一凸块位于该第一晶片与该第二晶片之间。

在前述的多晶片面对面堆叠封装构造中，该第一晶片是可具有小于该第二晶片的尺寸，以不遮盖上述第二凸块容置孔。

在前述的多晶片面对面堆叠封装构造中，上述第二凸块是可位于该第一晶片的两侧。

在前述的多晶片面对面堆叠封装构造中，上述外接端子是可设置于该基板的第二表面。