[发明专利]半导体元件、集成电路以及半导体元件的制造方法

说明书

技术领域

本发明涉及一种半导体元件，尤其是涉及一种应用于高压的半导体元件。

背景技术

当薄栅极氧化元件(例如：传统金氧半导体场效晶体管(metal-oxide-semiconductor field effect transistor，MOSFET))在高压应用下使用时，其需要多样的工艺以克服有关电子性能以及整合的问题。关于高压元件，通常使用注入轻掺杂阱区的方法以得到最佳的击穿电压(breakdownvoltage)。例如，薄栅极氧化侧向双扩散金氧半导体(lateral double diffusionmetal oxide semiconductor，LDMOS)晶体管可利用轻阱区掺杂浓度以增加击穿电压。然而，对薄栅极侧向双扩散金氧半导体晶体管而言，使用轻掺杂浓度可能导致元件一直导通(normal-on)。

发明内容

有鉴于此，为了解决现有技术中存在的上述问题，本发明提供了一种半导体元件，包括：一第一高压阱区，具有一第一掺杂杂质且设置于一半导体基底；一第二高压阱区，具有一第二掺杂杂质且设置于上述半导体基底，并侧向相邻于上述第一高压阱区；一低压阱区，具有上述第二掺杂杂质且位于上述第二高压阱区的上方，并侧向相邻于上述第一高压阱区；一漏极，具有上述第一掺杂杂质且设置于上述第一高压阱区；一源极，具有上述第一掺杂杂质且设置于上述低压阱区；以及一栅极，设置于上述半导体基底并侧向位于上述源极以及上述漏极之间，其中上述栅极包括一薄栅极电介质以及一栅极电极。

另外，本发明还提供了一种制造半导体元件的方法，包括：在一半导体基底形成一第一掺杂杂质的一第一高压阱区；形成一第二掺杂杂质的一第二高压阱区以及形成上述第二掺杂杂质的一低压阱区，上述低压阱区设置于上述第二高压阱区的上方，以及上述第二高压阱区与上述低压阱区侧向相邻于上述第一高压阱区；形成一源极于上述低压阱区以及形成一漏极于上述第一高压阱区；在上述半导体基底形成一栅极并将所述栅极插入于上述源极与上述漏极之间。

另外，本发明还提供了一种集成电路，其包括一侧向双扩散金氧半导体晶体管，形成于一半导体基底，其中上述侧向双扩散金氧半导体晶体管包括一厚栅极电介质；以及一第一元件和一第二元件。上述第一元件包括一第一漏极，具有一第一掺杂杂质，设置于一半导体基底的上述第一掺杂杂质的一第一高压阱区；一第一低压阱区，具有一第二掺杂杂质，设置于上述半导体基底；一第一源极，具有上述第一掺杂杂质，设置于上述第一低压阱区；一第二高压阱区，具有上述第二掺杂杂质，设置于上述第一低压阱区的下方以及侧向包围上述第一低压阱区，使得位于上述第一源极以及上述第一漏极之间的一第一通道区包括部分的上述第二高压阱区以及部分的上述第一低压阱区；以及一第一栅极，具有一第一薄栅极电介质，设置于上述第一通道区的上方以及侧向位于上述第一源极以及上述第一漏极之间。以及上述第二元件包括一第二漏极，具有上述第一掺杂杂质，设置于上述半导体基底的上述第一掺杂杂质的一第三高压阱区；一第二低压阱区，具有上述第二掺杂杂质，设置于上述半导体基底以及侧向相邻于上述第三高压阱区；一第二源极，具有上述第一掺杂杂质，设置于上述第二低压阱区；一第四高压阱区，具有上述第二掺杂杂质，设置于上述第二低压阱区的下方并侧向相邻于上述第三高压阱区；以及一第二栅极，具有一第二薄栅极电介质，设置于一第二通道区的上方以及侧向位于上述第二源极与上述第二漏极之间。

另外，本发明提供了一种半导体元件，包括：一第一高压阱区，具有一第一掺杂杂质，设置于一半导体基底；一第二高压阱区，具有一第二掺杂杂质，设置于上述半导体基底，以及侧向相邻于上述第一高压阱区；一低压阱区，具有上述第二掺杂杂质，设置于上述第二高压阱区的上方，其中上述第二高压阱区垂直延伸以插入上述第一高压阱区以及上述低压阱区之间，并侧向相邻于上述第一高压阱区以及上述低压阱区；一漏极，具有上述第一掺杂杂质，设置于上述第一高压阱区；一源极，具有上述第一掺杂杂质，设置于上述低压阱区；以及一栅极，设置于上述半导体基底以及侧向位于上述源极与上述漏极之间，其中上述栅极包括一薄栅极电介质以及一栅极电极。

附图说明

图1示出了具有薄栅极电介质以及低压阱区的高压半导体元件的一实施例的剖面图；

图2示出了具有薄栅极电介质以及低压阱区的高压半导体元件的另一实施例的剖面图；

图3示出了具有图1、图2的半导体元件的集成电路的剖面图。

其中，附图标记说明如下：