[发明专利]嵌埋半导体芯片的结构及其制法

权利要求书

1. 一种嵌埋半导体芯片的结构的制法，包括：

提供一承载板，该承载板具有第一表面与相对的第二表面，于该承载板中形成多个贯穿开口，且于该承载板的该第一表面形成围绕该些开口且未贯穿该承载板的第一沟槽；

提供一第一介电层，将该承载板的该第一表面置于该第一介电层上；

提供一半导体芯片，其具有主动面与相对的非主动面，该主动面具有多个电极垫，该半导体芯片容置于该承载板的开口中，且该非主动面置于该第一介电层上，然后压合该承载板、该半导体芯片与该第一介电层以使该第一介电层填入该第一沟槽中及该半导体芯片与该承载板之间的间隙中，通过该第一介电层将该半导体芯片固定于该承载板的开口中；以及

于该承载板的该第二表面对应该第一沟槽位置形成第二沟槽，且使该第二沟槽与该第一沟槽相连通，藉以形成贯穿该承载板的沟槽。

2. 根据权利要求1所述的嵌埋半导体芯片的结构的制法，复包括一金属层，其形成于该第一介电层未与该承载板接触的表面上。

3. 根据权利要求1所述的嵌埋半导体芯片的结构的制法，复包括：

于该承载板的该第二表面及该半导体芯片的该主动面上形成一第二介电层，且该第二介电层填入该第二沟槽中；以及

于该第二介电层中形成多个导电盲孔，且于该第二介电层上形成一线路层，该些导电盲孔为电性连接该线路层与该半导体芯片的该些电极垫。

4. 根据权利要求3所述的嵌埋半导体芯片的结构的制法，复包括于该第二介电层及该线路层上形成一线路增层结构，该线路增层结构具有至少一介电层、至少一增层线路层、多个连接垫及多个导电盲孔，部份该导电盲孔为电性连接至该第二介电层上的该线路层，该线路增层结构亦包括一防焊层，其具有多个开孔，以显露出该线路增层结构的该些连接垫。

5. 根据权利要求3所述的嵌埋半导体芯片的结构的制法，于该第二介电层上形成该线路层的同时，复包括在该第一介电层外侧表面上形成一金属层。

6. 根据权利要求4所述的嵌埋半导体芯片的结构的制法，其中，在形成该增层线路层的同时，复于该金属层继续堆叠金属层以形成一具多层金属结构的金属板。

7. 根据权利要求6所述的嵌埋半导体芯片的结构的制法，复包括于该金属板对应该沟槽位置形成开口。

8. 根据权利要求7所述的嵌埋半导体芯片的结构的制法，复包括于该承载板的沟槽进行切单作业以形成整合有嵌埋半导体芯片与线路层的封装结构，并于该封装结构的四周表面残留有该第一介电层。

9. 一种嵌埋半导体芯片的结构，包括：

一承载板，该承载板具有第一表面与相对的第二表面，且该承载板中具有多个贯穿开口，该承载板亦具有围绕该些开口的贯穿沟槽；

多个半导体芯片，各容置于该承载板的该些开口中，该半导体芯片具有主动面与相对的非主动面，该主动面具有多个电极垫；以及

一第一介电层，形成于该承载板的该第一表面与该半导体芯片的该非主动面上，且填入该半导体芯片与该承载板之间的间隙中，以及填入部分该贯穿沟槽内。

10. 根据权利要求9所述的嵌埋半导体芯片的结构，复包括：

一第二介电层，形成于该承载板的该第二表面及该半导体芯片的该主动面上，且该第二介电层填入该贯穿沟槽的剩余空间；以及

一线路层，形成于该第二介电层上，与多个导电盲孔，形成于该第二介电层中，该导电盲孔电性连接该线路层与该半导体芯片的该些电极垫。

11. 根据权利要求10所述的嵌埋半导体芯片的结构，复包括一线路增层结构，形成于该第二介电层及该线路层上，该线路增层结构具有至少一介电层、至少一增层线路层、多个连接垫及多个导电盲孔，部份该些导电盲孔为电性连接至该第二介电层上的该线路层，该线路增层结构亦包括一防焊层，其具有多个开孔，以显露出该线路增层结构的该些连接垫。

12. 如申请专利法范围第9所述的嵌埋半导体芯片的结构，复包括一金属板，形成于该第一介电层的外表面上。

13. 如申请专利法范围第12所述的嵌埋半导体芯片的结构，复包括形成于该金属板的开口，其位置对应该些贯穿沟槽。