[发明专利]垂直沟道晶体管以及包括垂直沟道晶体管的存储器件

权利要求书

1.一种半导体器件，包括：

NMOS垂直沟道晶体管，其位于衬底上，并包括围绕垂直p沟道区的p+多晶硅栅极；和

PMOS垂直沟道晶体管，其位于该衬底上，并包括围绕垂直n沟道区的n+多晶硅栅极。

2.如权利要求1所述的半导体器件，其中该NMOS垂直沟道晶体管的阈值电压为正，且该PMOS垂直晶体管的阈值电压为负。

3.如权利要求2所述的半导体器件，其中该NMOS和PMOS垂直沟道晶体管可在CMOS操作模式下操作。

4.一种半导体存储器件，包括：

衬底，其包括存储核心区域和外围电路区域；和

NMOS垂直沟道晶体管和PMOS垂直沟道晶体管，他们位于该衬底的该存储核心区域中；

其中，该NMOS垂直沟道晶体管包括围绕垂直p沟道区的p+多晶硅栅电极。

5.如权利要求4所述的半导体存储器件，其中该NMOS和PMOS垂直沟道晶体管可在CMOS操作模式下操作。

6.如权利要求4所述的半导体存储器件，其中该NMOS垂直沟道晶体管是第一NMOS垂直沟道晶体管，并且其中该存储器件还包括位于该衬底的该存储核心区域中的第二NMOS垂直沟道晶体管。

7.如权利要求6所述的半导体存储器件，其中该衬底的该核心区域包括存储单元区和用于存取该存储单元区的控制电路区，并且

其中该第一NMOS垂直沟道晶体管位于该控制电路区中，而该第二NMOS垂直沟道晶体管位于该存储单元区中。

8.如权利要求7所述的半导体存储器件，其中该第二NMOS垂直沟道晶体管包括围绕垂直p沟道区的n+多晶硅栅电极。

9.如权利要求8所述的半导体存储器件，其中该第一NMOS垂直沟道晶体管的阈值电压为正，而该第二NMOS垂直沟道晶体管的阈值电压为负。

10.如权利要求9的半导体存储器件，其中该第二NMOS垂直沟道晶体管包括围绕垂直p沟道区的p+多晶硅栅电极。

11.如权利要求7所述的半导体存储器件，其中该第二NMOS垂直晶体管是包含在该存储单元区中的存储单元的选择晶体管。

12.如权利要求4所述的半导体存储器件，还包括位于该衬底的该外围电路区中的多个NMOS平面沟道晶体管和多个PMOS平面沟道晶体管。

13.如权利要求12所述的半导体存储器件，其中该NMOS和PMOS平面沟道晶体管与该NMOS和PMOS垂直沟道晶体管共面。

14.如权利要求12所述的半导体存储器件，其中该NMOS和PMOS平面沟道晶体管位于相对于该NMOS和PMOS垂直沟道晶体管升高的平面上。

15.如权利要求4所述的半导体存储器件，还包括位于该衬底的该外围电路区中的多个NMOS垂直沟道晶体管和多个PMOS垂直沟道晶体管。

16.如权利要求15所述的半导体存储器件，其中该外围电路区的该多个NMOS垂直沟道晶体管中的每一个都包括围绕垂直p沟道区的p+多晶硅栅电极。

17.如权利要求16所述的半导体存储器件，其中该NMOS和PMOS垂直沟道晶体管可在CMOS操作模式下操作。

18.一种半导体存储器件，包括：

多个存储单元，他们连接在位线和各自的多条字线之间，该多个存储单元中的每一个都包括NMOS垂直沟道选择晶体管；和

连接到该位线上的读出放大器，包括多个NMOS垂直沟道晶体管和多个PMOS垂直沟道晶体管的，其中该多个NMOS垂直沟道晶体管中的每一个都包括围绕垂直p沟道区的p+多晶硅栅电极，而该多个PMOS垂直沟道晶体管中的每一个都包括围绕垂直n沟道区的n+多晶硅栅电极。

19.如权利要求18所述的半导体存储器件，其中该多个NMOS垂直沟道选择晶体管中的每一个都包括围绕垂直p沟道区的p+多晶硅栅电极。

20.如权利要求18所述的半导体存储器件，其中该多个NMOS垂直沟道选择晶体管中的每一个都包括围绕垂直p沟道区的n+多晶硅栅电极。