[发明专利]半导体晶圆结构

权利要求书

1.一种半导体晶圆结构，包括：

第一切割线，沿第一方向延伸；

第二切割线，沿第二方向延伸且与该第一切割线交叉，其中该第一切割线与该第二切割线具有交叉区域；

第一测试线，在该第一切割线中，其中该第一测试线越过该交叉区域；以及

多个第一测试垫，在该第一测试线中，其中所述多个第一测试垫仅形成于未被占用的区域的外侧，该未被占用的区域实质上定义于该交叉区域中。

2.如权利要求1所述的半导体晶圆结构，其中该未被占用的区域所具有的宽度约小于该第一切割线与该第二切割线的宽度的65％。

3.如权利要求1所述的半导体晶圆结构，其中所述多个晶粒还包括低介电常数介电层。

4.如权利要求1所述的半导体晶圆结构，其中该未被占用的区域的一侧距离该交叉区域的对应侧有距离，且该距离约大于该第一切割线与该第二切割线的宽度的17.5％。

5.如权利要求1所述的半导体晶圆结构，其中该未被占用的区域由该第一切割线与该第二切割线中最大的切口线定义。

6.如权利要求1所述的半导体晶圆结构，还包括第二测试线，其垂直于该第一测试线。

7.如权利要求6所述的半导体晶圆结构，其中该第二测试线越过该交叉区域，并且其中多个第二测试垫在该第二测试线中，且形成于该未被占用的区域的外侧。

8.如权利要求7所述的半导体晶圆结构，其中该未被占用的区域自该晶圆结构的顶部表面延伸至该晶圆结构的底部表面。

9.一种半导体晶圆结构，包括：

晶粒区域，自该半导体晶圆的底部表面延伸至该半导体晶圆的顶部表面；

切割线区域，邻近该晶粒区域，且自该半导体晶圆的该底部表面延伸至该半导体晶圆的该顶部表面；

多个测试元件，在该切割线区域中；

多个测试垫，在该切割线区域中，且在多层介电层中，其中位于顶介电层中的所述多个测试垫连接至所述多个测试元件以及位于所述多个介电层中的下层测试垫，并且其中所述多个测试垫形成测试线于对应的介电层中；以及

未被占用的区域，实质上设置于该切割线区域与额外的切割线区域的交叉区域中，该额外的切割线区域与该切割线区域垂直，其中该测试线的至少之一穿越该交叉区域，并且其中多个测试垫形成于该未被占用的区域的外侧。

10.如权利要求9所述的半导体晶圆结构，其中所述多个介电层的至少之一包括低介电常数材料。

11.如权利要求9所述的半导体晶圆结构，其中位于相同的介电层中的所述多个测试垫具有实质上相同的间距。

12.如权利要求9所述的半导体晶圆结构，其中位于该未被占用的区域的一端与该切割线最接近的一端之间的距离约大于该切割线区域的宽度的17.5％。

13.一种半导体晶圆结构，包括：

第一切割线，沿第一方向延伸且邻近晶粒；

第一最大切口区域，位于该第一切割线中；

第二切割线，沿第二方向延伸且邻近晶粒，其中该第一切割线与该第二切割线具有交叉区域；

第二最大切口区域，位于该第二切割线中；

测试线，在该第一切割线中，其中该第一测试线越过该交叉区域；

未被占用的区域，由该第一与该第二最大切口区域的重叠区域所定义；以及

多个测试垫，在该测试线中，且仅位于该未被占用的区域的外侧。

14.如权利要求13所述的半导体晶圆结构，其中该第一与该第二最大切口区域的宽度约小于对应的该第一与该第二切割线的宽度的65％。

15.如权利要求13所述的半导体晶圆结构，其中所述多个测试垫位于顶金属化层与多层下层的金属化层上。

16.如权利要求13所述的半导体晶圆结构，其中位于该顶金属化层上的所述多个测试垫具有的间距实质上等于位于所述多个下层的金属化层上的所述多个测试垫的间距。