[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明关于一种半导体装置，特别关于一种通过硅化工艺(silicidation)所形成的具有栅极(gate electrode)的半导体装置。

背景技术

互补式金属氧化物半导体(complementary metal oxide semiconductor，CMOS)装置，例如金属氧化物半导体场效晶体管(field-effect transistors，MONFET)通常使用于超大规模集成电路(VLSI)装置的制造工艺。降低装置的尺寸以及减少功率消耗这两项需求是目前的趋势。降低MOSFET的尺寸便可以改善集成电路的速度性能、密度以及每单位功能的成本。

图1显示形成于基底110上的一种MOSFET。MOSFET通常具有源/漏极区112和栅极116，沟道118形成于源/漏极区112之间，栅极116形成于介电层120上方，间隙壁122形成于栅极116的侧壁，且接触垫或金属硅化物垫124形成于源/漏极区112以及栅极116的上方，源/漏极区112和/或接触垫124可以是凸起的。绝缘沟槽126可以使不同的MOSFET彼此隔离或是使MOSFET与其它装置隔离。

接触垫124提供降低的接触电阻，且通常由金属硅化物所形成。此外，栅极116上的接触垫124以及源/漏极区112上的接触垫124通常通过相同的制造步骤而形成，因此上述两者具有相同的特性。然而，在许多时候会希望源/漏极区112上的金属硅化物部分具有不同的操作特性。

另外，由于半导体装置的尺寸越来越小，因此期望通过使用金属栅极，例如完全金属硅化的栅极，来降低电容有效厚度(capacitance effectivethickness，CET)。公知技术通过在多晶半导体栅极上，通常是多晶硅(poly-Si)材料或是多晶硅锗(poly-SiGe)材料，来执行金属硅化工艺以制造一种具有高导电性的栅极。一般来说，金属硅化反应会将多晶半导体材料转换为高导电性的金属硅化物。在美国专利第6905922号“Dual Fully-Silicided GateMOSFETs”中所揭示的一种具有金属硅化栅极的半导体材料的制造方法，在此作为本说明书的参考文件。

然而，期望发展出一种不同类型的金属或是不同程度的金属硅化工艺，以根据装置及其特性制造不同的功能。因此，需要发展出一种金属硅化物架构，以通过调整或最佳化金属硅化物的特性而使其适用于特定应用系统。

发明内容

有鉴于此，本发明提供具有金属硅化栅极的半导体装置及其制造方法。

本发明实施例提供一种半导体装置，包括：一半导体基底，包括一第一有源区以及一第二有源区；一第一硅化结构，形成于该第一有源区，其中该第一硅化结构具有一第一金属浓度；以及一第二硅化结构，形成于该第二有源区，其中该第二硅化结构具有一第二金属浓度，该第二金属浓度不等于该第一金属浓度。

根据所述的半导体装置，其中该第一硅化结构与该第二硅化结构各包括一晶体管的一晶体管栅极。

根据所述的半导体装置，其中该第一有源区与该第二有源区由一绝缘结构所隔离。

根据所述的半导体装置，其中该第一硅化结构与该第二硅化结构各包括从包含镍、钴、铜、钼、钛、钽、钨、铒、锆、铂、镱、铪、铝、锌以及上述的组合的群组中所挑选出的材料的硅化物。

根据所述的半导体装置，还包括一介电层，形成于该第一硅化结构与该第二硅化结构上。

本发明另一实施例提供一种半导体装置，包括：一绝缘区，形成于一基底，其中该绝缘区使一第一有源区与一第二有源区电性隔离；一第一晶体管，形成于该第一有源区，该第一晶体管包括一第一完全硅化栅极；以及一第二晶体管，形成于该第二有源区，该第二晶体管包括一第二完全硅化栅极，其中该第二完全硅化栅极的高度不等于该第一完全硅化栅极的高度。

根据所述的半导体装置，其中该第一完全硅化栅极以及该第二完全硅化栅极各包括从包含镍、钴、铜、钼、钛、钽、钨、铒、锆、铂、镱、铪、铝、锌以及上述的组合的群组中所挑选出的材料的硅化物。

本发明另一实施例提供一种半导体装置，包括：一基底；一第一晶体管，具有位于该基底上的一第一完全硅化栅极，该第一完全硅化栅极具有一第一高度；以及一第二晶体管，具有位于该基底的一第二完全硅化栅极，该第二完全硅化栅极具有一第二高度，该第一高度与第二高度的高度比不大于1/2。

根据所述的半导体装置，其中该第一完全硅化栅极及该第二完全硅化栅极包括镍硅化合物。

根据所述的半导体装置，其中该第一晶体管为一N型场效应晶体管。