[发明专利]电子部件、电介质陶瓷组合物及其制造方法

说明书

技术领域

本发明涉及用作例如叠层陶瓷电容器等电子部件的电介质层等的电介质陶瓷组合物及其制造方法，以及具有该电介质陶瓷组合物作为电介质层的电子部件。

背景技术

作为电子部件的一个例子的叠层陶瓷电容器是如下制造的，例如在由规定的电介质陶瓷组合物构成的陶瓷生片上印刷规定图案的内部电极，将它们多片交替重叠，然后一体化得到生芯片，对其进行同时烧结。为了通过烧结与陶瓷电介质一体化，叠层陶瓷电容器的内部电极层必须选择不与陶瓷电介质反应的材料。因此，作为构成内部电极层的材料，以往认为只能使用铂或钯等高价的贵金属。

但是，近年来开发了可使用镍、铜等便宜的贱金属的电介质陶瓷组合物，使成本得以大幅降低。

另外，近年来，随着电子电路的高密度化，对电子部件的小型化的要求很高，叠层陶瓷电容器的小型化、大容量化快速发展。为了使叠层陶瓷电容器小型、大容量化，一般是采取使电介质层薄层化的方法、增加电介质层所含的电介质陶瓷组合物的相对介电常数的方法等。但是，如果使电介质层变薄，在施加直流电压时施加于电介质层的电场增强，有相对介电常数的经时变化、即容量的经时变化显著增大的问题。

为了改善直流电场下容量的经时变化，提出了使用平均结晶粒径小的电介质粒子作为电介质层所含的电介质粒子的方法(例如特开平8-124785号公报)。在所述特开平8-124785号公报中，公开了具有特定组成、电介质粒子的平均结晶粒径为0.45μm以下的电介质陶瓷组合物。但是，该文献记载的电介质陶瓷组合物由于相对介电常数过低，难以适应小型化、大容量化。

另外，本申请人在特开2005-29423号公报中公开了将稀土元素根据9配位时的有效离子半径值分成2组，使属于2组中的一组的元素的添加量和属于另外一组的元素的添加量在特定的范围内，并进一步使它们的添加量之比在特定的范围内，由此使相对介电常数、绝缘电阻(IR)的加速寿命提高的叠层陶瓷电容器等电子部件。

但是，随着电子部件小型化的快速发展，产生了叠层陶瓷电容器要与更小型化、大容量化相适应的需要。如上所述，作为使叠层陶瓷电容器与小型化、大容量化相适应的方法，采用使电介质层薄层化的方法、提高相对介电常数的方法。使电介质层薄层化时，要求相对介电常数的经时变化或其他特性(静电容量的温度特性、IR加速寿命等)与薄层化前同等或比其高。因此，要与叠层陶瓷电容器的小型化、大容量化相适应，要求在维持各特性(相对介电常数的经时变化、静电容量的温度特性、IR加速寿命等)的同时，使电介质层进一步薄层化，且要使相对介电常数提高。但是，在特开2005-29423号公报的具体实施例中，每层电介质层的厚度为3.5μm，进一步薄层化时(例如1.5μm)，有相对介电常数降低、静电容量的温度特性变差的情况。因此，要求即使将电介质层进一步薄层化时，也可良好地保持静电容量的温度特性、IR加速寿命等特性，同时，相对介电常数提高。

发明内容

本发明是鉴于这种实际情况进行的，目的在于提供即使在将电介质层薄层化时，也得到高的相对介电常数和良好的静电容量的温度特性，可提高可靠性的电介质陶瓷组合物及其制造方法。另外，本发明的目的还在于提供具有由这种电介质陶瓷组合物构成的电介质层的叠层陶瓷电容器等电子部件。

本发明人发现，将稀土元素根据9配位时的有效离子半径分成2组，通过特定选自2组中的任意1组或2组中的元素的氧化物的添加方法，即使在将电介质层薄层化时，也可实现高的相对介电常数和良好的静电容量的温度特性，还可以改善IR加速寿命等其他特性。另外，本发明人还发现通过使最终得到的电介质陶瓷组合物中属于上述2组中的1组的元素的摩尔数与属于另外1组的元素的摩尔数之比在规定的范围内，可以进一步提高上述效果，从而完成了本发明。

即，本发明的电介质陶瓷组合物的制造方法是制造含有下述成分的电介质陶瓷组合物的方法，

含有钛酸钡的主成分、

含有R1的氧化物(其中，R1为选自由9配位时的有效离子半径不到108pm的稀土元素构成的第1元素组中的至少一种)的第4副成分、和

含有R2的氧化物(其中，R2为选自由9配位时的有效离子半径为108pm～113pm的稀土元素构成的第2元素组中的至少一种)的第5副成分，

其具有下述工序：

使上述主成分的原料与将包含在上述电介质陶瓷组合物中的上述第4副成分的原料的一部分和/或上述第5副成分的原料的一部分预先反应，得到反应过的原料的工序；和