[发明专利]电子器件及封装电子器件的方法

说明书

技术领域

本发明涉及集成电路领域，更特别地，涉及双面芯片附着模块。

背景技术

随着半导体器件，例如场效应和双极晶体管，变得越来越小，封装得越来越密集，提供足够的布线级(wiring level)以完全利用这些小器件的潜力变得越来越难，因为布线的尺寸不会随着器件尺寸的缩小而缩小，同时布线级之间存在形貌干扰(topographical interference)。因此，需要提供具有提高的布线能力的集成电路器件。

发明内容

本发明的第一个方面是一种电子器件，包括：第一衬底，在该第一衬底的第一表面上具有第一组导电衬底焊垫，在该第一衬底的第二表面上具有第二组导电衬底焊垫，并且多个导电线将第一组衬底焊垫的衬底焊垫与第二组衬底焊垫的衬底焊垫连接起来；第二衬底，在该第二衬底的第一表面上具有第三组的导电衬底焊垫，该第二衬底内的多个导电线使第三组衬底焊垫的衬底焊垫组合互连；和集成电路芯片，其具有第一侧面和相反的第二侧面，该集成电路芯片的第一侧面上具有第一组芯片焊垫，在其第二侧面上具有第二组芯片焊垫，第一组芯片焊垫的芯片焊垫与第一组衬底焊垫的相应衬底焊垫物理连接且电连接，第二组芯片焊垫的芯片焊垫与第三组衬底焊垫的相应衬底焊垫物理连接且电连接。

本发明的第二个方面包括第一个方面，进一步包括：第一组焊料突块(solder bump)，其将第一组芯片焊垫的芯片焊垫与第一组衬底焊垫的相应衬底焊垫物理连接且电连接；和第二组焊料突块，其将第二组芯片焊垫的芯片焊垫与第三组衬底焊垫的相应衬底焊垫物理连接且电连接。

本发明的第三个方面包括第一个方面，进一步包括：一组焊料突块，其将第一组芯片焊垫的芯片焊垫与第一组衬底焊垫的相应衬底焊垫物理连接且电连接；和一组丝焊(wire bond)，其将第二组芯片焊垫的芯片焊垫与第三组衬底焊垫的相应衬底焊垫物理连接且电连接。

本发明的第四个方面包括第一个方面，但进一步包括：热沉，其物理地附着在第二衬底的第二表面上，该衬底第二表面与第二衬底的第一表面相反。

本发明的第五个方面包括第一个方面，其中第一衬底的第一表面和第二表面彼此相反。

本发明的第六个方面包括第一个方面，其中第一衬底的第一表面和第二表面分享一个共同的边缘，并且基本上相互垂直。

本发明的第七个方面包括第一个方面，其中第一衬底是单级或多级陶瓷衬底，或单级或多级有机衬底，或玻璃纤维衬底，或印刷电路板，或带式自动接合(tape automated bonding)衬底，并且其中第二衬底是单级或多级陶瓷衬底，或玻璃纤维衬底，或印刷电路板，或带式自动接合衬底。

本发明的第八个方面包括第一个方面，进一步包括：附加的集成电路芯片，其具有第一侧面和相反的第二侧面，在该附加的集成电路芯片的第一侧面上有附加的第一组芯片焊垫，其第二侧面上有附加的第二组芯片焊垫，附加的第一组芯片焊垫的芯片焊垫与第一组衬底焊垫的相应衬底焊垫物理连接且电连接，附加的第二组芯片焊垫的芯片焊垫与第二组衬底焊垫的相应衬底焊垫物理连接且电连接。

本发明的第九个方面与第八个方面基本相同，其中第二衬底的一个或多个布线将集成电路芯片第二组芯片焊垫的所选芯片焊垫和附加的集成电路芯片附加的第二组芯片焊垫的所选芯片焊垫电连接。

本发明的第十个方面包括第一个方面，该集成电路芯片包括：在绝缘体上硅(silicon-on-insulator)衬底内的一个或多个器件，该绝缘体上硅衬底包括位于氧化物层上表面上的硅层和位于硅层上面的金属前(pre-metal)电介质层；一个或多个位于该金属前电介质层上表面上的第一布线级，第一布线级的每个布线级包括位于相应电介质层内的导电线；与器件的导电第一接触，该第一接触的一个或多个从金属前电介质层的上表面延伸到该器件，该第一布线级的最下布线级的一个或多个线与第一接触物理接触并且电接触；与器件的导电第二接触，该第二接触的一个或多个从氧化物层的下表面延伸到该器件；和一个或多个位于氧化物层下表面上方的第二布线级，该第二布线级的每个布线级包括位于相应电介质层内的导电线，该第二布线级的最下布线级的一个或多个线与第二接触物理接触且电接触。