[发明专利]对快闪记忆单元元件执行操作的方法

权利要求书

1.一种对快闪记忆单元元件执行操作的方法，其特征在于所述快闪记忆单元元件具有浮置闸与控制闸之间的小于0.4的栅极耦合比，所述对快闪记忆单元元件执行操作的方法包括：

(a)越过所述控制闸提供电位；以及

(b)自所述控制闸注入电子至所述浮置闸，或自所述浮置闸射出电子至所述控制闸。

2.一种对快闪记忆单元元件执行操作的方法，其特征在于所述快闪记忆单元元件具有块体连接式鳍式场效晶体管状结构的硅通道，且具有浮置闸与控制闸之间的小于0.4的栅极耦合比，所述对快闪记忆单元元件执行操作的方法包括以下步骤：

(a)越过所述控制闸提供电位；以及

(b)自所述控制闸注入电子至所述浮置闸，或自所述浮置闸射出电子至所述控制闸。

3.根据权利要求2所述的对快闪记忆单元元件执行操作的方法，其特征在于其中所述硅通道为n通道类型，且步骤(b)更包括：

(i)借由自所述浮置闸射出电子至所述控制闸来程序化记忆单元；以及

(ii)借由自所述控制闸注入电子至所述浮置闸来抹除所述记忆单元。

4.根据权利要求2所述的对快闪记忆单元元件执行操作的方法，其特征在于其中所述硅通道为p通道类型，且步骤(b)更包括：

(i)借由自所述控制闸注入电子至所述浮置闸来程序化记忆单元；以及

(ii)借由自所述浮置闸射出电子至所述控制闸来抹除所述记忆单元。

5.一种对提供于NAND快闪记忆体阵列中的快闪记忆单元元件执行操作的方法，其特征在于所述快闪记忆单元元件具有块体连接式鳍式场效晶体管状结构的硅通道，且具有浮置闸与控制闸之间的小于约0.4的栅极耦合比，所述对提供于NAND快闪记忆体阵列中的快闪记忆单元元件执行操作的方法包括以下步骤：

(a)越过所述控制闸提供电位；以及

(b)自所述控制闸注入电子至所述浮置闸，或自所述浮置闸射出电子至所述控制闸。

6.根据权利要求5所述的对提供于NAND快闪记忆体阵列中的快闪记忆单元元件执行操作的方法，其特征在于其中所述硅通道为n通道类型，且步骤(b)更包括：

(i)借由自所述浮置闸射出电子至所述控制闸来程序化记忆单元；以及

(ii)借由自所述控制闸注入电子至所述浮置闸来抹除所述记忆单元。

7.根据权利要求5所述的对提供于NAND快闪记忆体阵列中的快闪记忆单元元件执行操作的方法，其特征在于其中所述硅通道为p通道类型，且步骤(b)更包括：

(i)借由自所述控制闸注入电子至所述浮置闸来程序化记忆单元；以及

(ii)借由自所述浮置闸射出电子至所述控制闸来抹除所述记忆单元。