[发明专利]半导体器件及其形成方法

说明书

技术领域

本发明涉及包括静态随机存取存储器(SRAM)单元的半导体器件。更具体而言，本发明涉及具有自对准接触的SRAM单元以及用于制造这种SRAM单元的方法。

背景技术

静态随机存取存储器(SRAM)由于它的高速、低功耗和简单操作而成为一种重要的存储器件。与动态随机存取存储器(DRAM)单元不同，SRAM不需要定期刷新所存储的数据并且它具有简单易懂的设计。

典型的六晶体管SRAM(6T-SRAM)单元中的每一位存储在四个晶体管上，这些晶体管通常称作负载晶体管(或上拉晶体管)和驱动晶体管(或下拉晶体管)，它们形成包含两个交叉耦合的反相器的触发器电路。该存储单元具有用于表示0和1的两个稳态。两个附加的存取晶体管(或旁栅(pass-gate)晶体管)用于控制在读和写操作期间对存储单元的存取。

图1示出了示例性6T-SRAM单元布局的顶视图，该布局包含有源区域(即，掺杂阱区域)、栅极结构和接触结构，它们可以用来形成在典型的互补金属氧化物半导体(CMOS)SRAM单元中的典型的金属氧化物半导体(MOS)晶体管。具体而言，旁栅晶体管1和4以及下拉晶体管2和3形成在有源区域12和14内，并且上拉晶体管5和6形成在有源区域16和18内。有源区域12、14、16和18形成在半导体衬底10内，该半导体衬底10可以优选为分别在p沟道晶体管和n沟道晶体管的附近掺杂有n型和p型杂质的硅衬底。栅极结构22和26布置在有源区域12之上，以分别形成下拉晶体管2和旁栅晶体管1的栅极。类似地，上述有源区域14、栅极结构24和28布置成分别形成下拉晶体管3和旁栅晶体管4的栅极。从而，有源区域16和18均具有布置在它们之上的两个栅极结构22和24。

每个SRAM单元典型地包含6-10个接触，用于存取包含在其中的晶体管。具体而言，SRAM接触可以分为两类：(1)栅极接触G，其形成在栅极结构26和28的紧上方，以及(2)源极或漏极接触SD，其形成在SRAM单元中晶体管1-6的源极或漏极区域的紧上方。一方面，栅极接触G位于SRAM单元的任何有源区域之外，所以栅极接触G与SRAM单元的任何源极或漏极区域之间短路的风险较低。另一方面，源极或漏极接触SD紧邻一个或多个栅极结构22、24、26和28而定位。因此，源极或漏极接触SD与栅极结构22、24、26和28之间短路的风险较高。

图2A示出了常规SRAM单元的栅极接触G沿图1的线I-I的横截面视图，以及图2B示出了常规SRAM单元的两个源极/漏极接触SD沿图1的线II-II的横截面视图。具体而言，源极/漏极接触SD位于晶体管2的源极和漏极区域112和114的紧上方，该晶体管2位于SRAM单元的有源区域12中。栅极结构22位于源极和漏极区域112和114之间的沟道区域上方，包括栅极电介质层116A、具有可选的栅极硅化物层119A的栅极导体118A以及可选的侧壁隔离层(spacer)120A和122A。栅极接触G位于栅极结构26的紧上方，该栅极结构26位于SRAM单元的任何有源区域之外的半导体衬底10的上方，并且还包括栅极电介质层116B、具有可选的栅极硅化物层119B的栅极导体118B以及可选的侧壁隔离层120B和122B。

氮化硅覆盖层(blanket silicon nitride layer)124和层间电介质(ILD)层102设置在整个SRAM单元上方，包括栅极结构22和26以及晶体管2的源极和漏极区域112和114的上方。随后，通过光刻和非选择性刻蚀，将接触开口(未示出)穿过氮化硅覆盖层124和ILD层而形成到晶体管2的源极和漏极区域112和114以及栅极结构26的栅极导体118B上。应注意到，不将接触开口形成到栅极结构22的栅极导体118A上。然后用导电材料填充如此形成的接触开口，以形成栅极接触G和源极/漏极接触SD，如图2A和2B所示。

然而，光刻是易错的工艺。源极/漏极接触开口(通过光刻的图案定义)与源极/漏极区域112和114之间的轻微未对准可能导致源极/漏极接触SD与邻近的栅极结构22的栅极导体118A之间有害的短路。

随着CMOS器件的45nm节点和32nm节点生成的逼近，SRAM单元的缩小变得必要，因为SRAM阵列占据典型微处理器芯片上多于三分之二的面积。遗憾的是，光刻工艺的误差容限是不可伸缩的，所以SRAM单元的缩小显著增加了SRAM单元中源极/漏极接触与邻近的栅极结构之间短路的风险。