[发明专利]校正外延反应腔温度的方法

说明书

技术领域

本发明涉及一种半导体制造中外延工艺，尤其涉及一种校正外延反应腔温度的方法。

背景技术

衬底(基座)温度是硅外延工艺的主要参数之一，它会直接影响外延层的电阻率、厚度和掺杂原子在外延层与衬底界面的分布。因此，准确的校正衬底(基座)温度对获得稳定和重复的外延工艺很关键。目前用于校正硅外延衬底(基座)温度的方法主要有：1、热电偶校正直接高温计；2、使用离子注入硅片在外延生长室退火，通过退火方块电阻值来校正温度。第一种方法精度差，无法满足工艺要求；第二种方法操作复杂、成本高。

发明内容

本发明要解决的技术问题是提供一种校正外延反应腔温度的方法，其具有好的重复性且成本低。

为解决上述技术问题，本发明的校正外延反应腔温度的方法，包括如下步骤：

步骤一、同时在一批次的硅片上淀积同步掺杂的多晶硅层或非晶硅层，并分别测量每个硅片上多晶硅层或非晶硅层的掺杂量和厚度；

步骤二、在多晶硅层或非晶硅层上淀积等离子体氧化层；

步骤三、用等温差的多个温度点，分别对淀积等离子体氧化层后的硅片在外延反应腔中进行退火处理；

步骤四、去除经退火处理后的硅片表面的等离子体氧化层；

步骤五、测量退火处理后多晶硅层或非晶硅层的方块电阻，并结合多晶硅层或非晶硅层的厚度计算出电阻率；

步骤六、将不同退火温度下得到的多晶硅层或非晶硅层的电阻率和参考电阻率对比，并运用如下公式：实际偏差温度＝(退火温度的平均温度差/两个连续的退火温度下所述多晶硅或非晶硅的电阻率差)×当前测得的电阻率与相同温度下参考电阻率的差值，计算出实际偏差温度，以确定校正温度；

步骤七、在校正温度后，使用步骤一中同一批次制备的没经退火处理的硅片，使用所述校正温度在外延反应腔中进行退火，按上述步骤四至步骤六的流程来检验校正后的温度。

本发明的方法中，利用了同步掺杂多晶硅或非晶硅，在不同温度下退火可以得到不同的电阻率，即退火温度和电阻率有很强的相关性，以校正外延反应腔的温度。该方法重复性好，方法简单易行。此外，同步掺杂多晶硅或非晶硅可以淀积在普通的电阻率控制的衬底片上，而且多晶硅或非晶硅淀积后的硅片可以通过再生将多晶硅或非晶硅去除，达到多次使用的目的，降低成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为本发明的方法流程示意图。

具体实施方式

本发明的校正外延反应腔温度的方法，利用了同步掺杂多晶硅或非晶硅，在不同温度下退火可以得到不同的电阻率，即退火温度和电阻率有很强的相关性。故先利用稳定性好的工艺同时淀积一批同步掺杂多晶硅层或非晶硅层(见图1)，厚度约为掺杂原子可以为硼、磷和砷中的任一种，且掺杂量约为1×10¹⁸～3×10²⁰个原子每立方厘米(atom/cm³)，并通过相应的检测手段监控其掺杂量和膜层的厚度；之后在多晶硅层或非晶硅层上淀积一层低温等离子体氧化层，用以防止在外延反应腔体中退火时，多晶硅或非晶硅中的掺杂剂向外扩散至腔体中而造成腔体污染；然后将部分硅片置于外延反应腔中，在设置的不同温度点下进行退火；退火后，将表面的等离子体氧化层充分去除后，通过方块电阻测量，得出外延反应腔中不同温度点下退火后的多晶硅层或非晶硅层的电阻率，与需要校正到的温度点下的电阻率相对比，从而确定校正温度，最后在外延反应腔中使用校正温度进行退火确认以检验该校正温度。

下面是以掺磷的非晶硅为例来说明本发明的方法：

步骤一、采用低温非晶硅工艺，在表面有热生长氧化硅的一批硅片上淀积厚度约为的同步掺磷的非晶硅层，分别测试不同硅片上非晶硅层的实际厚度，掺杂量等；

步骤二、在非晶硅层上淀积一层低温等离子体氧化层；这里必须是等离子体氧化层，因为等离子体氧化层的淀积温度较低(约400度)，故淀积过程中不会激活多晶硅或非晶硅中的掺杂原子；

步骤三、将覆盖有等离子体氧化层的非晶硅薄膜置于外延反应腔中，设置等温差的不同温度点(如1050度，1100度和1150度)，分别进行退火，且设置的退火时间相同，为60秒钟；

步骤四、将退火后的硅片上非晶硅层表面的等离子体氧化层去除；

步骤五、测量上述非晶硅层的方块电阻，并根据实际测量得到该非晶硅层的厚度，计算出在不同退火温度点下的该非晶硅的电阻率；