[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及一种半导体器件制造工艺，尤其设计一种可改善NMOS长沟和短沟器件窄沟效应差别的半导体器件制造方法。

背景技术

如图1所示，现有技术中，半导体器件的制造过程主要包括：

步骤1，在图2a结构的基础上，即在已形成有P型阱区、屏蔽氧化层、栅极和栅极侧墙的硅片上，通过屏蔽氧化层(screen oxide)进行源漏离子注入，从而形成源漏区域，这时的剖面结构如图2b所示；

步骤2，进行源漏快速热退火；

步骤3，采用低压化学气相沉积的方法在所述硅片上淀积一层二氧化硅，这时的剖面结构如图2c所示。

在上述制作过程中，由于是在源漏快速热退火之后采用低压化学气象沉积的方法来淀积二氧化硅的，而低压化学气相淀积二氧化硅会引入水分子，因此如图3a和3b所示，在后续的热过程中水分子会从侧墙的边缘向沟道进行扩散。由于扩散距离的限制，长沟器件虽然在靠近源漏的地方受水分子扩散的影响较大，而中间部分受水分子扩散的影响却很小，这样由于氧化增强扩散效应和硼的分凝，长沟的寄生晶体管的离子掺杂浓度在中间部分几乎没有变化，而在源漏边缘区域的离子掺杂浓度则变低，因此阈值电压主要还是由中间部分决定；而如图4a和图4b所示，短沟的寄生晶体管的离子掺杂浓度由于二维扩散比长沟的源漏还低，从而导致短沟的阈值电压对沟道宽度的依存性比长沟要差，如图4c所示。

发明内容

本发明要解决的技术问题是提供一种半导体器件制造方法，可避免由水分子扩散引起的氧化增强扩散效应和硼分凝所导致的短沟道窄沟效应比长沟道严重的现象，即可改善NMOS长沟和短沟器件间窄沟效应差别，从而优化晶体管的特性。

为解决上述技术问题，本发明提供了一种半导体器件制造方法，包括以下步骤：

(1)在已形成有P型阱区、屏蔽氧化层、栅极和栅极侧墙的硅片上，通过屏蔽氧化层(screen oxide)进行源漏离子注入；

(2)进行源漏热退火；

(3)在所述硅片上淀积一层碳化硅；

(4)采用低压化学气相沉积的方法，在所述碳化硅上再淀积一层二氧化硅。

本发明由于采用了上述技术方案，具有这样的有益效果，即通过在用化学气相沉积的方法淀积二氧化硅之前，增加淀积碳化硅的步骤，从而减少了低压化学气相淀积二氧化硅及后续氧化物淀积过程中水分子通过侧墙边缘向沟道区域的横向扩散作用，从而减弱了由氧化增强扩散效应(OED)和分凝效应所引起的源漏边缘区域，甚至是短沟器件沟道区域中硼掺杂浓度的降低，尤其是窄的短沟器件的寄生晶体管由于二维扩散效应硼掺杂浓度更低，从而减少了窄的短沟器件的阈值电压的降低，进而达到了减少长沟和短沟器件窄沟效应差别的效果。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为现有技术中制造半导体器件的流程示意图；

图2a-2c为根据现有技术半导体制造过程中的晶体管剖面结构图；

图3a为水分子通过侧墙边缘向长沟道扩散时的俯视示意图；

图3b为水分子通过侧墙边缘向短沟道扩散时俯视示意图；

图4a为硼在沟道内的分布示意图；

图4b为硼在短沟源漏区的分布示意图；

图4c为长沟和短沟的阈值电压对沟道宽度的依存性曲线示意图；

图5为根据本发明制造半导体器件的流程示意图；

图6a-6c为根据本发明半导体制造过程中的晶体管剖面结构图。

具体实施方式

如图5所示，在一个实施例中，本发明所述半导体器件制造方法包括主要以下步骤：

(1)在图2a所示剖面结构的基础上，即在已形成有P型阱区、屏蔽氧化层、栅极和栅极侧墙的硅片上，通过屏蔽氧化层(screen oxide)进行源漏离子注入，从而形成源漏区域，一般情况下，所述源漏注入的离子为砷离子，注入剂量为1e15～3e15cm^-2，这时的剖面结构如图6a所示。

(2)进行源漏快速热退火，退火温度为1010℃～1025℃，退火时间为10～25秒。

(3)在所述硅片上淀积一层厚度为400～600埃的碳化硅，优选地，所淀积的碳化硅的厚度为500埃，这时的剖面结构如图6b所示。

(4)采用低压化学气相沉积的方法，在所述碳化硅上再淀积一层厚度为300～500埃的二氧化硅，优选厚度为400埃左右，这时的剖面结构如图6c所示。

根据上述步骤，由于在化学气相淀积二氧化硅之前，在硅片上先沉积了一层碳化硅，因此减少了在低压化学气相淀积二氧化硅及后续氧化物淀积过程中水分子通过侧墙边缘向沟道区域的横向扩散作用，从而减弱了由于氧化增强扩散效应(OED)和分凝效应引起的硼掺杂浓度降低，从而达到减少长沟和短沟器件窄沟效应差别的效果。