[发明专利]提高自对准接触孔击穿电压的方法和多晶硅栅极结构

说明书

技术领域

本发明涉及半导体集成电路制造的技术领域，特别涉及一种提高自对准接触孔击穿电压的方法，以及为实现上述方法的一种多晶硅栅极结构。 

背景技术

接触孔是连接起前道器件和后段连线的通路，其击穿电压性能是集成电路的一个重要电学参数。在一些存储器电路中，经常利用自对准接触孔工艺来提高电路密度和工艺窗口。当栅极线条间间距很小或者自对准接触孔的对准工艺发生偏移时，光学显影后的接触孔会部分坐落到栅极侧墙层上，其后的接触孔蚀刻过程中，等离子体会对栅极侧墙造成一定量的损伤。这使得栅极顶角到接触孔的有效距离减小，即两者之间的介质材料厚度减小。因为栅极顶部侧墙的侧向损失会比下部侧墙的侧向损失更大，所以栅极顶角最容易成为栅极与接触孔之间介质层厚度最小的区域，也就成为接触孔击穿电压性能最脆弱的地方。 

如图1所示，在通常情况下，存储器制备栅极工艺过程中，在多晶硅栅极上面会有一层硬质掩膜层，一般多采用氮化硅薄膜。栅极经过侧面氧化处理后的形态如图2所示，该侧面氧化膜的厚度一般由器件的要求决定。如图3所示，根据不同器件的要求生长侧墙。如图4所示，进行自对准接触孔刻蚀工艺之后，当自对准通孔的对准工艺出现偏移时，通孔蚀刻工艺将损伤到栅极侧墙顶角，造成侧墙介质材料的损失，从而使栅极顶角到通 孔之间的距离缩小。图中7a即为栅极到通孔的最小距离处，这里便成为接触孔最容易被电压击穿的地方。 

发明内容

本发明所要解决的技术问题是提供提高自对准接触孔击穿电压的方法，提高自对准接触孔的击穿电压，为此本发明还提供一种多晶硅栅极结构，利用该多晶硅栅极结构提高自对准接触孔的击穿电压性能。 

为解决上述技术问题，本发明提高自对准接触孔击穿电压的方法的技术方案是，包括以下步骤：第一步，在硅衬底上的氧化层上依次淀积多晶硅、氧化膜和硬质掩膜层；第二步，在涂布光刻胶和光刻之后，从上往下依次刻蚀硬质掩膜层、氧化膜层和多晶硅，形成多晶硅栅极，并对多晶硅顶部顶角进行圆化，且是在采用等离子蚀刻工艺打开硬质掩膜层和氧化膜层后，利用等离子体对氧化膜层进行侧向侵蚀、或者利用化学湿法刻蚀方法对氧化膜层进行侧向侵蚀实现对所述多晶硅顶部顶角进行圆化；；第三步，在多晶硅栅极的侧面生长氧化膜层；第四步，生长侧墙；第五步，在生长层间介质膜、对所述层间介质膜进行化学机械研磨并进行接触孔光刻之后，刻蚀自对准接触孔。 

作为本发明提高自对准接触孔击穿电压的方法的进一步改进是，第二步中采用等离子刻蚀工艺或者湿法刻蚀工艺或者等离子体刻蚀与湿法刻蚀相结合的工艺方法对多晶硅顶部顶角进行圆化。 

本发明一种多晶硅栅极结构，包括自下往上依次为多晶硅层和硬质掩膜层，在多晶硅层和硬质掩膜层之间还包括一层氧化膜层。 

作为本发明多晶硅栅极结构的进一步改进是，该多晶硅层顶部顶角为圆形。 

本发明在硬质掩膜层和多晶硅层之间增加一层氧化物薄膜层，在栅极 蚀刻过程中，多晶硅层顶部顶角圆化。使得在其后的栅极侧面氧化和侧墙工艺中，在圆化尖端处形成相对较厚的氧化膜和氮化膜，从而增加了栅极顶部到自对准接触孔之间的距离，从而提高自对准接触孔的击穿电压性能。 

附图说明

下面结合附图和实施例对本发明作进一步详细的说明： 

图1为已有的多晶硅栅极结构示意图； 

图2至图4为已有工艺中形成自对准接触孔流程示意图； 

图5为本发明方法流程示意图； 

图6至图9为本发明提高自对准接触孔击穿电压的方法流程示意图； 

图10为本发明的多晶硅栅极结构示意图。 

图中附图标记中，1为多晶硅栅，2为氧化膜层，3为硬质掩膜层，4为多晶硅栅的侧面氧化膜，5为侧墙，6为刻蚀接触孔后介质层的断面，7a为已有的多晶硅栅的栅极顶部顶角，7b为本发明多晶硅栅的栅极顶部顶角。 

具体实施方式

如图5所示，本发明包括以下步骤： 

首先，在硅衬底上的氧化层上依次淀积多晶硅、氧化膜和硬质掩膜层。硬质掩膜层一般为氮化硅薄膜材料，厚度一般为300埃至3000埃。淀积氧化膜为氧化硅，可以采用高温氧化膜、化学气相沉积氧化膜等方法淀积。所淀积的氧化硅膜的厚度一般为80埃至400埃。这层氧化物薄膜层将有助于在其后的工艺流程中实现栅极顶部尖端圆化。