[发明专利]光学近距修正、光掩模版制作及图形化方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及光学近距修正、光掩模版制 作及图形化方法。

背景技术

随着半导体制造技术的飞速发展，为了半导体器件达到更快的运算速度、 更大的资料存储量以及更多的功能，半导体芯片正向更高集成度的方向发展。 而半导体芯片的集成度越高，半导体器件的临界尺寸(CD，Critical Dimension) 越小。

然而，由于受到曝光机台(optical exposure tool)的分辨率极限(resolution limit)的影响，在对这些高密度排列的掩模版电路图形进行曝光转移至晶圆上 时，便很容易产生光学近距效应(OPE，optical proximity effect)，例如直角 转角圆形化(right-angled comer rounded)、直线末端紧缩(line end shortened) 以及直线线宽增加/缩减(line width increase/decrease)等都是常见的光学近距 效应所导致的掩模版电路图形转移到晶圆上的缺陷。

现有技术对光学近距效应进行修正方法是预先修正光掩模版上的掩模版 电路图形，例如在光掩模版上使用亚衍射极限辅助散射条(SRAF)作为辅助 图形的方法。具体如专利号为95102281.4的中国专利所公开的技术方案，如图 1所示，在光学近距修正(OPC)软件的电路布局图1中，在相邻的布局电路 图形10之间加入至少一个布局辅助图形15，其中布局辅助图形15与布局电路 图形10平行，布局辅助图形15为亚衍射极限辅助散射条，用以减弱通过相邻 布局电路图形10之间的光强度；然后再将在OPC软件中设计好的布局电路图 形10和布局辅助图形15一起输入至光掩模版制造设备中，设备会根据输入的 布局电路图形10和布局辅助图形15大小和位置自动在光掩模版上用铬膜层或 移相器形成掩模版电路图形和掩模版辅助图形。

由于光掩模版上的掩模版辅助图形反映到晶圆的光刻胶层上时，不应在 晶圆的光刻胶层上形成对应于掩模版辅助图形的辅助图形，因此光掩模版上 的掩模版辅助图形尺寸应小于光刻机的最小分辨率。因此，这种加入亚衍射 极限辅助散射条的方法很适合用来修正器件半密集区及器件孤立区的电路图 形，使其电路图形显得密集，增加器件半密集区及器件孤立区的电路图形曝 光后的焦深(DOF，Depth of Field)而提高微影的质量，同时密集的电路图形 结构可大幅增加制程的自由度。

现有技术由于不应在晶圆的光刻胶层上形成对应于掩模版辅助图形的辅 助图形，因此布局辅助图形尺寸应小于布局电路图形，使器件半密集区及器 件孤立区的布局电路图形和布局辅助图形组成的布局图形的密集度与器件密 集区的布局电路图形密集度不一致，导致转移至晶圆上后，器件半密集区及 器件孤立区的电路图形与器件密集区的电路图形的临界尺寸相差较大，如图2 所示，当用相同的光强阈值(虚线所示)将器件孤立区与器件密集区的布局 电路图形导致转移至晶圆上后，器件孤立区的电路图形与器件密集区的电路 图形的临界尺寸的差值大于0.03μm，进而影响半导体器件的成像质量。

发明内容

本发明解决的问题是提供一种光学近距修正、光掩模版制作及图形化方 法，提高器件半密集区、器件孤立区及器件密集区的电路图形的临界尺寸的 一致性。

为解决上述问题，本发明提供一种光学近距修正方法，包括：在相邻布 局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布 局辅助图形的临界尺寸与布局电路图形一致；调整布局辅助图形的光强值， 使光强值大于光强阈值；确定后续将布局辅助图形转移至光掩模版上光介质 层的厚度，所述厚度对应于光强值。

可选的，所述光强阈值为将布局电路图形转移至晶圆上所需的最小光强 值。