[发明专利]栅极形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种栅极形成方法。

背景技术

由于栅极通常具有半导体制造工艺中的最小物理尺度，即所述栅极的宽度通常是晶片上最关键的临界尺寸，致使器件中栅极的制作是流程中最关键的步骤。

当前，形成栅极的步骤包括：如图1所示，在半导体基底10上形成多晶硅层20；如图2所示，对所述多晶硅层20执行掺杂操作，以形成掺杂后的多晶硅层22；如图3所示，在经历掺杂后的多晶硅层22上形成钝化层30及图形化的抗蚀剂层40；如图4所示，以所述图形化的抗蚀剂层40为掩膜，图形化所述钝化层30，以形成图形化的所述钝化层32；如图5所示，以图形化的所述钝化层32为掩膜，图形化经历掺杂后的多晶硅层22，以形成栅极24。

实践中，采用等离子体工艺图形化所述钝化层时，为优化图形化的效果，需引入过刻蚀操作。采用等离子体工艺过刻蚀所述钝化层时，等离子体易在图形化所述钝化层后损伤多晶硅层；由于所述钝化层通常为氮化硅或氮氧化硅，还可采用传统的湿法刻蚀工艺图形化所述钝化层，涉及的刻蚀溶液通常选择热磷酸溶液。但是，实际生产发现，即使所述钝化层图形化的精度得以控制，以图形化的所述钝化层作掩膜形成栅极时，栅极的顶面会产生边角，即形成的所述栅极易具有如图6所示的颈相缺陷26(necking issue)，所述颈相缺陷导致栅极尺寸的改变，进而，影响器件性能。如何精确控制栅极的宽度成为本领域技术人员亟待解决的首要问题。

2006年11月1日公开的公开号为“CN1855372A”的中国专利申请中提供了一种栅极形成方法，可避免在栅极的顶面产生边角。所述方法包括：顺序在基底上形成栅极介电层、导体层、隔离保护层、牺牲层以及图形化掩模层；然后，利用图形化掩模层作为蚀刻掩模以及利用隔离保护层作为蚀刻中止层，移除暴露出的牺牲层，再移除图形化掩模层；接着，于牺牲层的侧壁上形成间隙壁，再利用间隙壁与牺牲层作为蚀刻掩模，移除部分的隔离保护层及导体层，以形成栅极。然后，去除牺牲层、间隙壁与隔离保护层。

应用所述方法虽可避免栅极的顶面在上述步骤涉及的刻蚀过程中产生边角，但是，避免栅极顶面产生边角的操作是通过在牺牲层的侧壁上形成间隙壁，再利用间隙壁与牺牲层作为栅极刻蚀掩模，即通过增加栅极宽度后获得的。换言之，应用此方法虽可去除栅极顶面边角，却损失了栅极临界尺寸的控制。

发明内容

本发明提供了一种栅极形成方法，可在确定的栅极临界尺寸下，减少栅极颈相缺陷的产生。

本发明提供的一种栅极形成方法，包括：

在半导体基底上形成多晶硅层；

对所述多晶硅层执行掺杂操作；

在经历掺杂后的多晶硅层上形成钝化层及图形化的抗蚀剂层；

以所述图形化的抗蚀剂层为掩膜，利用氢氟酸溶液图形化所述钝化层；

以图形化的所述钝化层为掩膜，图形化经历掺杂后的多晶硅层，以形成栅极。

可选地，所述钝化层材料包含氮化硅或氮氧化硅；可选地，形成所述钝化层时，反应压力范围为5～10毫米汞柱；可选地，形成所述钝化层时，反应功率范围为30～80瓦；可选地，形成所述钝化层时，反应温度范围为350～450摄氏度；可选地，形成所述钝化层时，涉及的反应气体包含硅烷，所述硅烷的流量范围为15～40sccm；可选地，形成所述钝化层时，涉及的反应气体包含氨气，所述氨气的的流量范围为30～80sccm；可选地，形成所述钝化层时，以氮气作为缓冲气体，所述氮气的流量范围为15000～25000sccm；可选地，所述氢氟酸溶液百分比浓度小于或等于2％。

本发明提供的一种栅极形成方法，包括：

在半导体基底上形成多晶硅层；

对所述多晶硅层执行掺杂操作；

在经历掺杂后的多晶硅层上形成钝化层及图形化的抗蚀剂层；

以所述图形化的抗蚀剂层为掩膜，利用等离子体或热磷酸图形化部分所述钝化层；

利用氢氟酸溶液完成所述钝化层的图形化操作；

以图形化的所述钝化层为掩膜，图形化经历掺杂后的多晶硅层，以形成栅极。