[发明专利]PMOS晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种PMOS晶体管及其形成方法。

背景技术

传统的半导体存储器的器件结构例如申请号为03145409的中国专利提供的存储器结构，如图1所示，半导体衬底1上依次形成有栅极介电层2和栅极3，所述栅极介电层2为二氧化硅或者氧化硅-氮化硅-氧化硅层等，所述栅极3为多晶硅层。栅极介电层2以及栅极3的两侧具有间隙壁(spacer)5，间隙壁5的材料为二氧化硅、氮化硅或者氮氧化硅等，在间隙壁5两侧的半导体衬底1内形成有源漏极6。

在实际的应用与制作工艺上，由于源漏极的工程设计的考量，为了避免热载流离子引起的碰撞电离效应，通常采用轻掺杂源/漏极(lightly dopedsource/drain)结构。如图2所示，半导体衬底11上依次具有栅极介电层12和栅极13，在栅极介电层12两侧的半导体衬底11内形成有低掺杂源/漏区14，栅极介电层12以及栅极13的两侧具有间隙壁15，在间隙壁15两侧的半导体衬底11内形成有重掺杂源漏区16。

随着半导体器件例如CMOS晶体管的尺寸进入65nm，器件的沟道长度进一步减小，短沟道效应更加明显，引起CMOS晶体管的结漏电，因此，降低短沟道效应对于65nm及其一下CMOS晶体管的影响，成为半导体制作工艺中的一个关键问题。

发明内容

有鉴于此，本发明解决的技术问题是提供一种PMOS晶体管及其制作方法，以改善PMOS晶体管的短沟道效应。

一种PMOS晶体管的形成方法，包括如下步骤：

在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；

在栅极结构两侧形成偏移侧墙；

以偏移侧墙为掩模，在半导体衬底内进行锑预非晶化注入，形成锑预非晶化注入区；

以偏移侧墙为掩模，进行P型离子注入，在半导体衬底内形成注入深度大于锑非晶化注入区的源/漏延伸区；

形成包围栅极结构和偏移侧墙的间隙壁；

以间隙壁为掩模，在半导体衬底内形成源/漏极。

其中，锑预非晶化注入的能量范围为5KeV至30KeV，锑预非晶化注入的剂量范围为3E+14cm^-2至1E+15cm^-2。

所述P型离子为B或者BF₂，B或者BF₂注入的能量范围为1KeV至5KeV，注入的剂量范围为1E+14cm^-2至1E+15cm^-2。

本发明还提供一种PMOS晶体管，包括：位于半导体衬底上的栅极结构；位于栅极结构两侧的偏移侧墙；位于偏移侧墙两侧的间隙壁；位于栅极结构两侧、半导体衬底中的源/漏延伸区以及源/漏极，其特征在于，还包括位于栅极结构两侧、半导体衬底中的锑预非晶化注入区，所述锑预非晶化注入区的深度界于半导体衬底表面与源/漏延伸区之间。

其中，形成锑预非晶化注入区的工艺为偏移侧墙为掩模，在半导体衬底内进行锑预非晶化注入，锑预非晶化注入的能量范围为5KeV至30KeV，注入的剂量范围为3E+14cm^-2至1E+15cm^-2。

源/漏延伸区的掺杂离子为B或者BF₂，B或者BF₂注入的能量范围为1KeV至5KeV，注入的剂量范围为1E+14cm^-2至1E+15cm^-2。

与现有技术相比，上述方案具有以下优点：

1、实施例1提供的PMOS晶体管的形成方法，通过以偏移侧墙为掩模，在半导体衬底内进行锑预非晶化注入，形成锑预非晶化注入区，减小了PMOS晶体管的短沟道效应，减小器件尺寸减小所带来的击穿效应(punch through)以及由其引起的结漏电(junction leakage)，并提高器件的瞬时增强扩散(TED)效应。

2、实施例1提供的PMOS晶体管的形成方法，在栅极结构两侧形成偏移侧墙，以提高形成的核心器件的沟道长度，减小短沟道效应。

附图说明

图1是现有技术半导体器件的结构示意图；

图2是现有技术包含轻掺杂源漏极的半导体存储器的结构示意图；

图3是至图8本发明实施例1所述PMOS晶体管制作方法各步骤器件的结构示意图；

图9是实施例1所述PMOS晶体管制作方法工艺流程图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。