[发明专利]浅沟槽隔离结构、形成方法及研磨方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种浅沟槽隔离结构、形成方法及研磨方法。

背景技术

随着半导体器件特征尺寸的不断缩小，器件之间的隔离区域也随之相应缩小，对器件隔离的要求也越来越高，早期采用的局部场氧化隔离技术(LOCOS，Local Oxidation of Silicon)因其会在有源区边界形成“鸟嘴”(BIRD’S BEAK)区，使得分离区扩大等问题，已逐渐被浅沟槽隔离技术(STI，Shallow Trench Isolation)所取代。采用STI技术制备隔离区域实现器件间的隔离，优点在于可以最有效地利用有源区的线宽，提高集成度。

图1为现有的填充STI结构后的器件剖面示意图，如图1所示，首先在衬底101上沉积生长一薄层的缓冲氧化层102，然后沉积停止层103，其材料为Si₃N₄。光刻出隔离图案后进行停止层103、缓冲氧化层102和衬底101的刻蚀，形成STI沟道；接着沉积一层厚的氧化硅层作为STI的填充物104。

形成STI结构后需要作平坦化处理以去除多余的填充物，可以采用多种方法进行，现在广泛使用的是化学机械研磨法(CMP，ChemicalMechanical Polishing)，该技术是机械削磨和化学腐蚀的组合技术，它借助超微粒子的研磨作用和化学腐蚀作用在被研磨的介质表面形成光洁平坦表面。

在利用CMP方法平坦化填充物时，通常会同时利用研磨时间及STI填充物104/停止层103之间具有的较大研磨速率差判断研磨是否已到达停止层103(即位于停止层103上的填充物已被研磨去除)，并在研磨至停止层103内时停止研磨。由于作为填充物104的氧化硅的研磨速率通常比停止层103的研磨速率大得多，此时，位于停止层103上的填充物会被研磨去除，而浅沟槽内的填充物会略低于该停止层103。同时，作为STI填充的薄弱点，在STI边缘处易出现凹陷。

图2为现有的平坦化STI结构后的器件剖面示意图，如图2所示，在利用CMP进行平坦化处理后，在STI结构的边缘处形成了凹陷110。该凹陷的产生一方面易使器件出现漏电现象，另一方面也易令器件的电特性出现扭曲，偏离设计值，在实际生产中需要尽量避免。

然而，随着半导体器件特征尺寸的不断缩小，器件之间的隔离区域也随之相应缩小，当器件尺寸不断缩小至90nm以下时，在工艺制作中常需要对一个纵宽比较大的沟槽进行填充以实现器件间的隔离。此时，因填充质量较差，上述CMP后在STI结构边缘出现凹陷的情况变得更加严重，器件的成品率及性能均受到了明显的影响，必须对该STI凹陷问题采取一定的措施加以改善。

于2001年9月26日公开的公开号为CN1314706的中国专利申请，针对STI结构出现的凹陷现象，提出了一种新的形成STI结构的方法，其在CMP后，去除停止层前，通过旋涂等方式在晶片表面形成另一层氧化硅膜，再利用腐蚀气体各向异性地对该氧化硅膜及停止层进行去除，防止了STI结构中凹陷的产生。但是该方法不仅增加了工艺流程，提高了生产成本，而且其的操作也较为复杂，不易控制。

发明内容

本发明提供一种浅沟槽隔离结构、形成方法及研磨方法，以改善现有浅沟槽隔离结构在研磨后易出现边缘凹陷的现象。

本发明提供的一种浅沟槽隔离结构的形成方法，包括步骤：

提供衬底，所述衬底上已形成停止层；

在所述衬底上定义浅沟槽图形；

在所述已形成停止层的衬底内形成浅沟槽；

在所述停止层上及所述浅沟槽内沉积填充物；

对沉积所述填充物后的衬底进行平坦化处理，且处理时通过控制所述浅沟槽内的填充物与所述停止层的高度差来防止所述浅沟槽内的填充物出现凹陷。

优选地，所述高度差为所述填充物比所述停止层低50至100。

可选地，所述平坦化处理利用化学机械研磨方法实现。

优选地，所述化学机械研磨的下压力在1.5至2.5psi之间。

优选地，所述化学机械研磨的转盘转速在60至70转/分钟之间。

可选地，所述化学机械研磨，具体包括步骤：

对衬底进行主研磨；

待检测到研磨终点后，对所述衬底进行过研磨。

优选地，所述过研磨时间为所述主研磨时间的8％至15％。

可选地，所述停止层为氮化硅层。

可选地，所述填充物为氧化硅。

可选地，所述停止层厚度在500至之间。

可选地，所述平坦化处理后，停止层的厚度减少20至