[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，其包含：

多个第一垫片；

多个端口，其用于经由所述第一垫片与外部装置进行一串行数据通信；

多个存储器组，其用于与该多个端口进行一并行数据通信；

多个全域数据总线，其用于支持在该多个端口与该多个存储器组之间的该并行数据通信；以及

一多端口存储装置，其用于在一所选内核测试模式期间藉由将该串行数据通信转换为该并行数据通信而执行一内核测试，

其中该多端口存储装置包括：

一模式设定单元，其用于响应于一在该内核测试模式期间致能的模式寄存器致能信号而接收一经由所述全域数据总线输入的数据传送模式选择信号且产生一模式设定信号；

一时钟产生单元，其用于响应于该模式设定信号而接收一外部时钟信号且产生第一及第二内部时钟信号；以及

一测试输入/输出(I/O)控制单元，其用于响应于该模式寄存器致能信号而使一经由所述第一垫片并行输入的测试信号分路至所述全域总线，且与该第一及该第二内部时钟信号同步地经由所述全域数据总线而在多个第二垫片与所述存储器组之间传送一I/O数据信号。

2.如权利要求1的半导体存储装置，其中该模式设定信号判定该I/O数据信号的一数据传送模式。

3.如权利要求2的半导体存储装置，其中该第一及该第二内部时钟信号使命令信号、地址信号及该I/O数据信号同步以具有一对应于该数据传送模式的数据传送速率。

4.如权利要求3的半导体存储装置，其中该第一内部时钟信号用作在该内核测试模式期间产生及使用的所述命令信号及所述地址信号的一参考时钟。

5.如权利要求1的半导体存储装置，其中该第二内部时钟信号用作在该内核测试模式期间经由所述第二垫片输入及输出的该I/O数据信号的一参考时钟。

6.如权利要求2的半导体存储装置，其中该第一内部时钟信号具有与该数据传送模式无关的波形。

7.如权利要求6的半导体存储装置，其中根据该数据传送模式，该第二内部时钟信号具有不同于所述第一内部时钟信号的波形。

8.如权利要求7的半导体存储装置，其中该第二内部时钟信号具有该第一内部时钟信号的一半周期。

9.如权利要求8的半导体存储装置，其中该测试I/O控制单元经由所述第二垫片与该第二内部时钟信号的每一上升及下降边缘同步地输入及输出该I/O数据信号。

10.如权利要求7的半导体存储装置，其中该第二内部时钟信号具有与该第一内部时钟相同的周期及一与该第一内部时钟信号相比移位了90度的相位。

11.如权利要求10的半导体存储装置，其中该测试I/O控制单元经由所述第二垫片与该第一及该第二内部时钟信号的每一上升及下降边缘同步地输入及输出该I/O数据信号。

12.如权利要求7的半导体存储装置，其中该第二内部时钟信号维持一逻辑低电平及一逻辑高电平中的一个而与该第一内部时钟信号无关。

13.如权利要求12的半导体存储装置，其中该测试I/O控制单元经由所述第二垫片与该第一内部时钟信号的每一上升及下降边缘同步地输入及输出该I/O数据信号。

14.如权利要求12的半导体存储装置，其中该测试I/O控制单元经由所述第二垫片与该第一内部时钟信号的每一上升或下降边缘同步地输入及输出该I/O数据信号。

15.如权利要求6的半导体存储装置，其中该第二内部时钟信号具有与该第一内部时钟信号的波形相同的波形。

16.如权利要求15的半导体存储装置，其中该测试I/O控制单元经由所述第二垫片与该第二内部时钟信号的每一上升及下降边缘同步地输入及输出该I/O数据信号。

17.如权利要求15的半导体存储装置，其中该测试I/O控制单元经由所述第二垫片与该第二内部时钟信号的每一上升或下降边缘同步地输入及输出该I/O数据信号。