[发明专利]半导体集成电路

说明书

技术领域

本发明涉及具有由MOS晶体管构成的逻辑电路的半导体集成电路，尤其涉及一种以微细化工艺设计的半导体集成电路。

背景技术

通过微细化工艺可集成到半导体芯片上的晶体管数量正在飞跃式增长。因此，可利用高速动作的多个晶体管，在半导体芯片上集成化复杂的系统。在利用了这样的半导体芯片的系统LSI(半导体集成电路)中，降低消耗电力是一个课题，对此使系统LSI整体低电压化是有效的。

但是，为了维持高速动作，需要配合电源电压的降低来按比例缩小(scaling)MOS晶体管的阈值电位。该情况下存在着如下问题：基于阈值电位的降低而MOS晶体管不完全截止，所谓的亚阈值(subthreshold)电流增大，反而使得消耗电力增加。

针对该课题，在现有的半导体集成电路中提出了如下方案：可按每个功能模块(例如，如运算电路或存储电路那样具有规定的功能的组合的电路)控制基板电位，根据各功能模块处于激活状态和预备(stand by)状态中的哪一个动作模式，来控制各个功能模块的基板电位，从而防止亚阈值电流的增加(例如，参照专利文献1)。

在这样的控制基板电位的半导体集成电路中，动作时N型MOS晶体管的P型区域偏压至比接地电位高、且比PN结的正向电压低的电压。而且，P型MOS晶体管的N型区域偏压至比电源电压低、且比从电源电压中减去PN结的正向电压后得到的电压高的电压。由此，MOS晶体管的阈值电压下降，可进行高速动作。

另一方面，在预备时，使N型MOS晶体管的P型区域偏压至接地电位。并且，使P型MOS晶体管的N型区域偏压至电源电压。由此，MOS晶体管的阈值电压上升，亚阈值电流降低。

如上所述，通过控制基板电位，在动作时可实现高速动作，且在预备时可降低亚阈值电流。尤其是由于按每个搭载于半导体芯片的作为功能组合的功能模块来控制基板电位，因此该方式与以半导体芯片为单位进行电源电压等的控制相比，可实现由泄漏电流引起的消耗电力更少的半导体集成电路。

专利文献1：特开平8-204140号公报

但是，由于基板电位的控制始终与功能模块的动作模式对应地实施，因此，即使功能模块内的某一范围的逻辑电路(这也由MOS晶体管构成)的动作已完成，只要功能模块整体未转变到预备状态，则不会实施基板电位的控制。因此，直到基板电位的控制被实施的期间，构成动作已完成的逻辑电路的MOS晶体管的阈值电位被置于低的状态，消耗了由泄漏电流引起的浪费的功率。

发明内容

本发明着眼于所述问题而提出，其目的在于提供一种具有由MOS晶体管构成的逻辑电路的半导体集成电路，其可实现高速动作，且可降低功能模块内未动作的逻辑电路的消耗电力。

为了解决所述课题，技术方案1的发明是具有MOS晶体管的半导体集成电路，具备：功能模块，其具有多个由多个逻辑电路构成的逻辑锥；和电位切换部，其至少与一个所述逻辑锥连接，控制所连接的逻辑锥的基板电位；所述逻辑锥具有基板相互分离的结构，接受规定的输入信号而动作，输出与所述输入信号对应的信号，

所述电位切换部构成为：根据作为所述输入信号而由任意的逻辑锥输出的信号，将所连接的逻辑锥的基板电位切换为第一基板偏压供给电位以及比所述第一基板偏压供给电位浅的第二基板偏压供给电位中的任意一个。

而且，技术方案2的发明是具有MOS晶体管的半导体集成电路，具备：功能模块，其具有多个由多个逻辑电路构成的逻辑锥；和电位切换部，其至少与一个所述逻辑锥连接，控制所连接的逻辑锥的电源电位；

所述逻辑锥具有电源相互分离的结构，接受规定的输入信号而动作，输出与所述输入信号对应的信号，

所述电位切换部构成为：根据作为所述输入信号而由任意的逻辑锥输出的信号，将所连接的逻辑锥的电源电位切换为第一电源电位以及比所述第一电源电位低的第二电源电位中的任意一个。

并且，技术方案3的发明是具有MOS晶体管的半导体集成电路，具备：功能模块，其具有多个由多个逻辑电路构成的逻辑锥；和电位切换部，其至少与一个所述逻辑锥连接，控制所连接的逻辑锥的基板电位以及电源电位；

所述电位切换部构成为：在控制基板电位时，根据作为所述输入信号而由任意的逻辑锥输出的信号，将所连接的逻辑锥的基板电位切换为第一基板偏压供给电位以及比所述第一基板偏压供给电位浅的第二基板偏压供给电位中的任意一个；在控制电源电位时，根据作为所述输入信号而由任意的逻辑锥输出的信号，将所连接的逻辑锥的电源电位切换为第一电源电位以及比所述第一电源电位低的第二电源电位中的任意一个。