[发明专利]利用延迟反转点技术检测充电效应的测试结构与方法

说明书

技术领域

本发明通常涉及用以制造集成电路元件的工艺的测试与分析，并具体涉及在半导体工艺步骤中，在栅极介质层的测试结构中的电荷状态的测量与监控。

背景技术

大型集成电路的制造会牵涉到数百个分离的工艺步骤。这些步骤典型地分为二个子步骤。这些子步骤的第一个通常指称为前段工艺，其间半导体元件形成于一硅晶圆中。第二个子步骤通常指称为后段工艺，其间各种金属连接层以及接触形成于在前段工艺子步骤中所形成的半导体元件上。

前段和后段工艺中包括有许多的子工艺步骤，会牵涉到材料的沉积、以平板印刷技术图案化各层、并接着将所沉积材料中不需要的部分蚀刻。所沉积的材料主要由绝缘体以及金属合金所构成。在某些例子中，此图案层作为暂时保护体，而在其他时候则作为所形成集成电路的功能元件。

无线射频(RF)等离子体通常用于许多工艺步骤中，尤其是在包括后段工艺子步骤的工艺步骤中。举例而言，RF等离子体使用于反应性离子蚀刻(RIE)中，此工艺则用以蚀刻上述各材料层。反应性离子蚀刻提供了为了达成高精准度定义图案时、以及精确控制尺寸时所需要的各向异性蚀刻。在RIE中，气相化学蚀刻由RF等离子体所提供的单向离子轰炸而达成。用于上述平板印刷图案化步骤中的光阻层，通常利用等离子体灰化而移除。

不幸地，多次暴露至RF等离子体以及其他类型的离子射线后，会导致辐射伤害以及在外露导电元件中累积电荷，后者将造成伤害电流以及电荷被陷获，进而影响半导体元件以及欲形成的集成电路晶片。图案化后的半导体晶圆表面，会有多个导体与绝缘体部分受到RF等离子体的照射。这些导体与绝缘体部分在等离子体电流中产生了局部不均匀，其进而导致电荷累积于电荷流动的导体表面。此电荷累积会引起伤害性电流，并可能影响硅晶圆上所形成的半导体结构的临界电压。

此半导体元件通常包括某种形式的场效应电晶体，其包括栅极、漏极、以及源极区域。电流流经氧化物生成栅极时的机制，主要为富勒-诺德汉(Folwer-Nordheim)隧穿效应的结果。FN隧穿效应发生在大于10MV/cm的电场中。累积于栅极的电压，会使得仅要10伏特的栅极电压就足以在厚度为100埃的氧化层中诱发FN隧穿效应。此电位在公知用以产生RF等离子体以及半导体工艺的等离子体反应器可轻易达到。过量的RF隧穿电流最终将在形成栅极的氧化层中形成正电荷界面陷获层，其可进一步引起电崩塌。

随着半导体晶圆暴露至连续的工艺步骤后，伤害或潜在伤害会增加。因此，许多努力投注于评估在各半导体工艺步骤中所形成的伤害。举例而言，经常用以测试伤害程度的方法，是制造测试晶圆或测试晶片，其中包括有特地设计而可测量(或允许测量)由各工艺步骤所造成的伤害的结构。

典型的测试结构形成于半导体晶片内特别设计的测试位置中。或者，整片晶圆可被用来专门提供多个测试结构，以监控工艺。因此，此测试结构经过完整工艺，而导致可以被测量的电荷累积。一种经常用以测量电荷状态的方法，使用电容-电压(CV)技术或浮动栅极测试。然而这些公知技术通常在半导体业中无法获得令人满意的结果，因为敏感度低、测试晶片成本高昂、或与测试相关的数据产生时延迟时间长。

举例而言，公知的CV方法仅可用在具有均匀充电效应的工艺。换句话说，对于该些电荷会在栅极结构边缘累积的工艺，公知的CV方法将受到由被陷获电荷所致的电容改变不足所苦。此不足的电容改变将使公知CV方法不能用以监控充电状态。

发明内容

根据本发明的一方面，提供了一种用以监控从半导体工艺步骤中所获得的硅衬底上所形成的测试结构中的电荷状态的方法，该方法包括：在该测试结构上实施一第一电容-电压测量以获得一第一电容-电压量变曲线；使该测试结构进入该半导体工艺步骤；在该测试结构上实施一第二电容-电压测量以获得一第二电容-电压量变曲线；根据该测量而检测在该一第一与一第二电容-电压量变曲线之間是否产生平带电压偏移；以及当无平带电压偏移时，至少部分根据延迟反转点信息而监控该测试结构的该电荷状态。

本发明提出了一种半导体工艺测试结构，其包括栅极、电荷陷获层、以及扩散区域。此测试结构为一类电容结构，其中该电荷陷获层将在不同工艺步骤中陷获电荷。接着可利用电容-电压测量以检测使否有产生平带电压(Vfb)偏移。若此工艺步骤产生了充电效应，则所诱发的电荷将不均匀。若在测试结构中的电荷不均匀，则不会有Vfb偏移。接着则可使用延迟反转点技术，以监控此充电状态。