[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置及其制造方法。

背景技术

作为本发明背景的传统技术，存在专利文献1所示的日本特开平H6-342915号公报“MOS Type Power Semiconductor DeviceIncluding Protection Element and Manufacturing Method Thereof(包含保护元件的MOS型功率半导体装置及其制造方法)”中所记载的半导体装置。专利文献1中所记载的半导体装置不仅包括用于释放施加给暴露于外部的外部栅电极端子的静电的机构，而且还包括栅电极端子中用于对栅电极进行静电保护的具有较大表面电阻(sheet resistance)的电阻器，从而使得可以有效地防止由于静电而引起的栅绝缘膜(gate insulating film)的击穿。

具体地，在专利文献1中，当人体等带有静电的物体与半导体装置的外部栅电极端子接触时，通过作为用于对静电进行放电的机构即静电放电保护元件而设置的双向齐纳二极管(bidirectional Zener diode)，在旁路(bypass)栅电极的同时，将静电从外部栅电极端子释放到处于地电位的源电极。同时，施加给外部栅电极端子的一部分静电通过用于防护静电的电阻器进入栅电极，然后扩散到栅电极内部。然而，在专利文献1所记载的传统技术中，使形成电阻器的半导体薄膜的表面电阻大于形成栅电极的半导体薄膜的表面电阻。以这样的一种方式，将进入了栅电极的静电快速扩散到栅电极中以降低静电密度，从而防止向栅绝缘膜施加高电场，并且防止了栅绝缘膜的击穿。

发明内容

通常，为了提高半导体装置对静电的承受能力，需要充分增大用作静电放电保护元件的双向齐纳二极管的接合面积，并且需要充分减小静电放电保护元件击穿(breakdown)后的内部电阻。而且，需要以一定的自由度设置用于防止静电进入的电阻器，其中为了获得这种半导体装置的静电承受能力可以将电阻值设置成所希望的较大值。

在上述专利文献1的传统技术中，目标半导体装置是功率MOS型场效应晶体管。而且，通过使用单层多晶硅(poly-Si)层，形成作为静电放电保护元件的双向齐纳二极管和用于防止静电进入(即，用于保护栅电极)的保护电阻器。因此，以在有关的单层的同一层中形成的N+型多晶硅层、P+型多晶硅层和N+型多晶硅层的各侧表面相互接触的方式，通过形成PN结来构成双向齐纳二极管。因此，通过单层多晶硅(poly-Si)的厚度，调节决定双向齐纳二极管的接合部分的接合面积的高度。

而且，一般地，在半导体装置的芯片平面(chip plane)的布局方面，通常几乎整个芯片平面的区域都被接地的源级单元(source cell)区域所覆盖，而暴露于外部且连接到栅电极的外部栅电极端子区域(即，栅极接合垫(gate bonding pad，GP)区域)非常小。因此，需要在外部栅电极端子区域周围的极小的面积中，形成静电放电保护元件的双向齐纳二极管。因此，需要在极大的程度上确保决定双向齐纳二极管的接合部分的接合面积的宽度。因此，存在以下问题：很难充分增大双向齐纳二极管的接合面积，很难充分减小静电放电保护元件击穿后的内部电阻，从而很难获得足够的半导体装置的静电承受能力。

同时，同样仅通过单层的多晶硅调节由多晶硅形成的这种静电进入保护电阻器的电阻值，因此存在以下问题：不能获得足够大的、能够使电阻器的表面电阻充分大于栅电极的表面电阻且能够使栅电极中的静电以所希望的速度快速扩散的电阻值。

考虑到上述问题做出了本发明。本发明的目的是提供一种作为异质结场效应晶体管的半导体装置，在该半导体装置中，可以在不引起制造步骤大幅增加的情况下，充分增大作为静电保护无源元件(passive element)的静电放电保护元件的双向齐纳二极管的接合面积，还充分增大用于防止静电进入栅电极(用于保护栅电极)的保护电阻器的电阻值，从而使得对静电的承受能力变大。本发明的目的还有提供一种上述半导体装置的制造方法。

为了解决上述问题，本发明的特征在于，通过相互交叠两层半导体区域，形成异质结晶体管的静电保护无源元件。