[发明专利]一种存储器检错纠错编码电路及利用其读写数据的方法

权利要求书

1.一种从存储器读数据的错误检查和纠错方法，其特征在于，其包括的步骤 为：

步骤a1：解码过程，其中所述的解码过程包括的步骤为：

步骤a11：从存储单元中取出数据位和校验位，根据H矩阵算出伴随式，所 述的H矩阵为G矩阵和单位矩阵组成，所述数据位的位数与G矩阵的列数相对 应，校验位的位数与单位矩阵的列数相对应，其中G矩阵分为上下两部分，其中 一个部分隔四位重复一列的相关性特征，相邻位相关性特征不一样；另一个部分每 四个相邻位为一组，具有相同的相关性特征，但每组之间相关性特征不同，伴随 式为每一数据位和校验位在H矩阵中具有相关性的数据进行异或的值；

步骤a12：取出的数据位和校验位根据G矩阵相关性特征，通过地址信息的 控制，从每四列中取出需要纠错的1位数据，将该数据和校验位以及所述伴随式一 起进入到纠错过程；

步骤a2：纠错过程，其包括的步骤为：

步骤a21：根据伴随式找出从存储器中读出的从数据位中抽取的数据和校验 位中的出错位，并纠错该出错位的逻辑值，获得正确的校验位和数据位；

步骤a22：输出正确数据位及校验位。

2.一种向存储器写入数据的方法，其特征在于，其包括的步骤为：

步骤b1：解码过程，其中所述的解码过程包括的步骤为：

步骤b11：从存储单元中取出数据位和校验位，根据H矩阵算出伴随式，所 述的H矩阵为G矩阵和单位矩阵组成，所述数据位的位数与G矩阵的列数相对 应，校验位的位数与单位矩阵的位数相对应，其中G矩阵分为上下两部分，其中 一个部分隔四位重复一列的相关性特征，相邻位相关性特征不一样；另一个部分每 四个相邻位为一组，具有相同的相关性特征，但每组之间相关性特征不同；

步骤b12：取出的数据位和校验位送给接口电路，通过地址信息的控制，从每 四位数据中取出相应的1位数据，将该数据和校验位一起进入到纠错过程；

步骤b2：纠错过程，其包括的步骤为：

步骤b21：根据伴随式找出从存储器中读出的数据位中抽取的数据和校验位 中的出错位，并纠错该出错位的值，获得校正后的校验位和数据位；

步骤b22：输出校正后的校验位和数据位；

步骤b3：编码过程，其中包括的步骤为：

步骤b31：用输入的数据和上述步骤b22输出校正后的数据位进行异或，得 到新的数据的逻辑值；再根据G矩阵中相关性特征，通过地址信息的控制把具有 相关性的数据的逻辑值与原校验位异或，产生新校验位，输出送给存储器；

步骤b32：根据地址信息，将原从存储器中读取的数据位相应位替换成输入 的数据位，产生新的数据存入存储器中。

3.一种存储器错误检查和纠错编码电路，其特征在于，其包括：

一解码器，其与存储器相连接将数据矩阵和校验位的单位矩阵中具有相关 性的数据和校验位挑选出来，再将它们进行异或，得到伴随式；

一纠错电路，根据伴随式对从存储器中取出数据的错误位定位，并翻转其逻 辑值，获得纠错后正确的数据；

一编码器，其与所述的存储器相连以及纠错电路相连接，把输入的数据和从 存储器中取出并经过纠错的数据进行异或，得到新的数据的逻辑值；再根据所述 G矩阵中相关性特征，通过地址信息的控制把具有相关性的数据的逻辑值与原校 验位异或，产生新校验位，输出送给存储器；

一接口电路，其与所述的存储器相连以及纠错电路相连接，具有复数个多路 选择器，获得在存储器中存储的数据位，并按确定位数根据地址信息提取确定位 数数据给纠错电路，同时获得在存储器件中取出的校验位并传给纠错电路；还包 括复数个传输门以及根据地址信息选择原确定位数中的一位被输入数据替换，并 存入存储器。

4.根据权利要求3所述的存储器错误检查和纠错编码电路，其特征在于，所 述的解码器包括：由异或门组成的异或逻辑树以及异或对比电路，经过异或逻辑 树生成的结果和相关联的校验位分别输入至异或对比电路进行异或，从异或对比 电路输出所述伴随式。