[发明专利]采用两相不均衡时钟方案的乘法数字模拟转换电路及应用

权利要求书

1.一种乘法数字模拟转换电路，其特征在于，该电路包括：

第一级乘法数字模拟转换电路，用于对接收自外部的差分信号in1和in2进行余差放大，将得到的差分信号out1_1和out2_1输出给第二级乘法数字模拟转换电路；

第二级乘法数字模拟转换电路，用于对接收自第一级乘法数字模拟转换电路的差分信号out1_1和out2_1进行余差放大，并在另外一个时钟相将得到的差分信号在同一对差分节点out1和out2输出；

所述第一级乘法数字模拟转换电路和第二级乘法数字模拟转换电路采用相同的有效位数和冗余位数；第二级乘法数字模拟转换电路中采样电容小于第一级乘法数字模拟转换电路中采样电容，第二级乘法数字模拟转换电路中反馈电容小于第一级乘法数字模拟转换电路中反馈电容；第一级乘法数字模拟转换电路的余差放大相时间大于第二级乘法数字模拟转换电路的余差放大相时间；其中：

所述第一级乘法数字模拟转换电路包括依次连接的第一差分开关电容单元(2)和运放(1)，用于共同实现差分信号in1和in2的采样和余差放大；所述第一差分开关电容单元(2)包括第一反馈电容Cf1、第一采样电容Cs1、第二反馈电容Cf2和第二采样电容Cs2，其中第一反馈电容Cf1与第一采样电容Cs1并联，并连接于所述运放(1)的负输入端opin1；第二反馈电容Cf2与第二采样电容Cs2并联，并连接于所述运放(1)的正输入端opin2；

所述第二级乘法数字模拟转换电路包括共同连接于所述运放(1)的第二开关电容单元(3)和第三开关电容单元(4)，用于共同实现差分信号out1_1和out2_1的采样和余差放大，且所述第一级乘法数字模拟转换电路和所述第二级乘法数字模拟转换电路共享运放(1)；所述第二开关电容单元(3)包括第三反馈电容Cf3和第三采样电容Cs3，第三反馈电容Cf3和第三采样电容Cs3并联，并连接于所述运放(1)的负输入端opin1；所述第三开关电容单元(4)包括第四反馈电容Cf4和第四采样电容Cs4，第四反馈电容Cf4和第四采样电容Cs4并联，并连接于所述运放(1)的正输入端opin2；

phs相和phl相表示两相不交叠时钟，且phs的高电平时间小于phl的高电平时间；在phs相，第一级乘法数字模拟转换电路进行采样，第一采样电容Cs1、第一反馈电容Cf1的上极板接共模，底极板接输入in1，第二采样电容Cs2、第二反馈电容Cf2的上极板接共模，底极板接输入in2；第二级乘法数字模拟转换电路进行余差放大，第三反馈电容Cf3的上极板接运放的负输入端opin1，底极板接运放的输出端out1，第三采样电容Cs3的上极板接运放的负输入端opin1，底极板分别接本级数模转换器的输出端DAC2_out1，第四反馈电容Cf4的上极板接运放的正输入端opin2，底极板接运放的输出端out2，第四采样电容Cs4的上极板接运放的正输入端opin2，底极板接本级数模转换器的输出端DAC2_out2；

在phl相，第一级乘法数字模拟转换电路进行余差放大，第一反馈电容Cf1的上极板接运放的负输入端opin1，底极板接运放的输出端out1，第一采样电容Cs1的上极板接共模，底极板接本级数模转换器的输出端DAC1_out1，第二反馈电容Cf2的上极板接运放的正输入端opin2，底极板接运放的输出端out2，第二采样电容Cs2的上极板接共模，底极板接本级数模转换器的输出端DAC1_out2；第二级乘法数字模拟转换电路进行采样，第三反馈电容Cf3、第三采样电容Cs3的上极板接运放的负输入端opin1，底极板接运放的输出端out1，第四反馈电容Cf4、第四采样电容Cs4的上极板接运放的正输入端opin2，底极板接运放的输出端out2。