[发明专利]芯片封装结构

说明书

技术领域

本发明是有关于一种半导体装置，且特别是有关于一种具有图案化线路层的芯片封装结构。

背景技术

在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。

在集成电路的制作中，芯片(chip)是经由晶圆(wafer)制作、形成集成电路以及切割晶圆(wafer sawing)等步骤而完成。晶圆具有一主动面(activesurface)，其泛指晶圆的具有主动元件(active device)的表面。当晶圆内部的集成电路完成之后，晶圆的主动面还配置有多个焊垫(bonding pad)，以使最终由晶圆切割所形成的芯片可经由这些焊垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(lead frame)或一封装基板(packagesubstrate)，并可具有多个接点。芯片可以打线接合(wire bonding)或覆晶接合(flip chip bonding)的方式连接至接点，因此芯片的这些焊垫可电性连接于引脚，以构成一芯片封装结构。

在以导线接合焊垫及接点时，互相电性连接的焊垫及接点通常需位于芯片的同一侧，以缩短接合距离。如此一来，焊垫及引脚的配置位置受限，且线路设计上无法有较大的弹性空间。此外，由于引脚与芯片之间仅以导线连接，因此芯片所产生的热量较不易传导至外界，进而造成散热不良。

发明内容

本发明提供一种芯片封装结构，以提高焊垫与引脚的配置的弹性。

为解决上述问题，本发明提出一种芯片封装结构，包括一图案化线路层、一外框、一第一粘着层、多个引脚、一绝缘粘着层、一芯片、多条第一导线、多条第二导线以及一封装胶体。外框环绕图案化线路层，且外框与图案化线路层可由相同金属层同时形成。第一粘着层配置于图案化线路层与外框上，以同时固定图案化线路层与外框，并暴露出部分图案化线路层。多个引脚配置于图案化线路层外侧。绝缘粘着层配置于引脚与外框之间，以固定引脚至外框。芯片借由第一粘着层装设在所述图案化线路层上，且芯片具有多个焊垫。第一导线分别电性连接焊垫与图案化线路层，而第二导线则分别电性连接引脚与图案化线路层，且焊垫经由第一导线、图案化线路层与第二导线而电性连接至引脚。封装胶体包覆图案化线路层、外框、第一粘着层、各引脚的部分、绝缘粘着层、芯片、第一导线与第二导线。

在本发明的芯片封装结构中，上述引脚配置于外框上。

在本发明的芯片封装结构中，上述外框为一金属层。

在本发明的芯片封装结构中，还包括一第二粘着层，配置于图案化线路层以及外框的下方。

在本发明的芯片封装结构中，还包括一散热片，固定于第二粘着层下方。

为解决上述问题，本发明提出另一种芯片封装结构，包括一图案化线路层、一外框、一第一粘着层、多个引脚、一绝缘粘着层、一第一芯片、多条第一导线、多条第二导线、至少一第二芯片、多条第三导线以及一封装胶体。外框环绕图案化线路层。第一粘着层配置于图案化线路层与外框上，以同时固定图案化线路层与外框，并暴露出部分图案化线路。多个引脚配置于图案化线路层外侧。绝缘粘着层配置于引脚与外框之间，以固定引脚至外框。第一芯片借由第一粘着层装设在所述图案化线路层上，且第一芯片具有多个第一焊垫。第一导线分别电性连接第一焊垫与图案化线路层，而第二导线则分别电性连接引脚与图案化线路层，且第一焊垫经由第一导线、图案化线路层与第二导线而电性连接至引脚。第二芯片配置于第一芯片上方，并暴露出第一焊垫，且第二芯片具有多个第二焊垫，而第三导线分别电性连接第二焊垫与第一焊垫。封装胶体包覆图案化线路层、外框、第一粘着层、各引脚的部分、绝缘粘着层、芯片、第一导线、第二导线与第三导线。

在本发明的芯片封装结构中，还包括一第二粘着层，配置于图案化线路层以及外框的下方。

在本发明的芯片封装结构中，还包括一第三芯片、多条第四导线以及多条第五导线。第三芯片配置于第二粘着层下方，且第三芯片具有多个第三焊垫，而第四导线分别电性连接第三焊垫与图案化线路层。第五导线分别电性连接引脚与图案化线路层，且第三焊垫经由第五导线、图案化线路层与第四导线而电性连接至引脚。

在本发明的芯片封装结构中，还包括至少一第四芯片以及多条第六导线。第四芯片配置于第三芯片下方，并暴露出第三焊垫，且第四芯片具有多个第四焊垫。第六导线分别电性连接第四焊垫与第三焊垫。

在本发明的芯片封装结构中，还包括一散热片，固定于第二粘着层下方。