[发明专利]复合覆盖层及其制作方法

说明书

技术领域

本发明涉及一种复合覆盖层及其制作方法，尤指一种用于镶嵌内连线工艺的复合覆盖层及其制作方法。

背景技术

镶嵌内连线技术是目前集成电路内多重金属内连线(multi-levelinterconnects)的主要技术，也可说是目前半导体工业中铜导线的主要制作方式，其可概分为单镶嵌(single damascene)工艺以及双镶嵌(dual damascene)工艺。其中双镶嵌工艺因可减少工艺步骤、降低导线与插塞间的接触电阻、增进可靠性等优点，而被大幅采用于镶嵌内连线技术中。此外，为降低金属内连线的电阻值以及寄生电容效应，以增加信号传递速度，现行的双镶嵌工艺大多是在低介电(low-K)材料所构成的介电层中蚀刻出具有沟槽(trench)与引线孔(via)的双镶嵌图案，再填入铜金属并加以平坦化，进而完成金属内连线的制作。依在介电层中蚀刻图案的方式来区分，双镶嵌工艺又可再细分为沟槽优先(trench-first)工艺、引线孔优先(via-first)、部分引线孔优先(partial-via-first)工艺、以及自行对准(self-aligned)工艺等。

请参阅图1至图5，图1至图5为已知的沟槽优先双镶嵌工艺的示意图。如图1所示，首先提供基底10，其上具有导电层12，导电层12上则具有由氮化硅(silicon nitride)构成的底层14。底层14上依序具有超低介电常数(ultralow-K，以下简称为ULK)层16、覆盖层(cap layer)18、金属硬掩模层(metal hardmask)20、以及抗反射底层(bottom anti-reflective coating，BARC)22。随后，在抗反射层22上形成光刻胶层30，并利用已知的光刻技术形成开口32，用以定义出镶嵌导线的沟槽图案。

请参阅图2。接着进行蚀刻工艺，经由光刻胶层30的开口32蚀刻金属掩模层20直到覆盖层18，由此形成沟槽凹口34。接着，去除剩下的光刻胶层30以及底部抗反射层22。

接下来请参阅图3。在基底10上沉积另一抗反射层36，且抗反射层36填满沟槽凹口34。接着，再在抗反射层36上形成另一光刻胶层40，并利用已知的光刻技术形成开口42，其位置恰好在沟槽凹口34的正上方，用以定义出镶嵌导线的引线孔图案。而如图4所示，利用光刻胶层40作为蚀刻硬掩模，进行蚀刻工艺，经由开口42蚀刻抗反射层36、覆盖层18以及ULK层16，由此在ULK层16上半部形成部分引线孔44。接着，利用氧气等离子体等方式去除剩下的光刻胶层40以及抗反射层36。

如图5所示，接下来，利用金属掩模层20作为蚀刻硬掩模，进行蚀刻工艺，向下蚀刻未被金属掩模层20覆盖到的覆盖层18以及ULK层16，由此将先前形成的沟槽凹口34以及部分引线孔44转移至ULK层16中。再蚀刻底层14，以形成具有沟槽以及引线孔的双镶嵌图案50，其包括沟槽开口52以及引线孔开口54。

一般说来，覆盖层18为硅氧层，例如以四乙基氧硅烷(tetraethylorthosilicate，以下简称为TEOS)作为前驱体所得的TEOS硅氧层。此TEOS硅氧层具有压缩应力(compressive stress)，当此压缩应力直接施加于其下具低机械强度(mechanical strength)及张应力(tensile stress)的ULK层16时，将造成ULK层16中发生线路变形(line distortion)的状况。此外，由于TEOS硅氧层极易吸附水气，而被TEOS硅氧层吸附的水气在后续工艺脱附出来后，容易进入ULK层16并在其内造成凯氏孔洞开口(Kelvin via open)的效应，降低工艺的稳定性，甚至影响后续形成的金属内连线的电学表现。

发明内容

因此，本发明于此提供一种利用复合覆盖层及其制作方法，可有效降低ULK层中线路变形(line distortion)与凯氏孔洞产生的问题。

根据本发明的权利要求，提供一种复合覆盖层(multi cap layer)的制作方法，该方法包含有提供至少包含有导电层、底层以及介电层的基底、在该基底表面形成复合覆盖层。该复合覆盖层至少包含有第一覆盖层与形成于该第一覆盖层上的第二覆盖层。接下来在该复合覆盖层表面形成图案化的金属硬掩模层(metal hard mask layer)，以及进行蚀刻工艺，经由该图案化的金属硬掩模层蚀刻该复合覆盖层，且在该第二覆盖层中形成至少一开口。