[发明专利]电子组件及其组装方法

说明书

技术领域

本发明是有关一种电子组件及其组装方法，且特别是有关一种设置一抵靠板于一半导体元件上的电子组件及其组装方法。

背景技术

科技发展日新月异，各式电子装置不断推陈出新。在电子装置中，均设置有各式电子组件，以提供特定的电性功能。请参照图1，其所示为一种传统的电子组件900的示意图。电子组件900包括电路板910、半导体元件920、抵靠板930、锁合元件940及散热元件950。半导体元件920焊接于电路板910上。抵靠板930及散热元件950设置于半导体元件920上，抵靠板930及散热元件950即组成一散热模块。许多具有强大功能的半导体元件920在运作过程中，均具有散热问题。此类半导体元件920例如是中央微处理器(Central processing unit，CPU)、南桥芯片(South Bridge Chip)、北桥芯片(North Bridge Chip)或显示处理芯片(Video Chip)。举例来说，北桥芯片过热会使系统出现死机或重新启动等后果。为了改善散热问题，半导体元件920的热能可藉由抵靠板930传递至散热元件950后，再传递至外界。

请同时参照图1及图2，图2所示为图1的电路板910、半导体元件920、抵靠板930及锁合元件940的立体图。由于抵靠板930必须与半导体元件920完全贴合，才可将半导体元件920的热能传递至散热元件950。因此，抵靠板930通过锁合元件940锁合于电路板910上，使得抵靠板930与半导体元件920紧密贴合。

在锁合抵靠板930与电路板910的过程中，组装人员一一地将锁合元件940锁合于电路板910上。然而，在锁合抵靠板930与电路板910时，经常发生半导体元件920种种不良现象。例如锁合时施加于半导体元件920上因作用力不平均而产生龟裂(Crack)的锡球922a、锡球922丢失或锡球922间短路的不良现象。

尤其是在半导体元件920经过回焊工序(Reflow)后，半导体元件920的基板923经常具有板弯的现象，更容易发生上述不良的现象。此外，半导体元件920为了环保而逐渐采用无铅工艺(Lead-Free Process)的趋势下，锡球922的焊接强度往往较弱，使得上述不良现象更是难以控制。因此，如何改善上述种种现象为业界努力的一重要研发方向。

发明内容

本发明的目的是提供一种装置，电子组件及其组装方法，其利用缓冲孔提供抵靠板适当的缓冲变形量，使得组装时锡球破坏的现象减少，电子组件的良率可大幅提高。

根据本发明的一实施例提供的一种电子组件，包括一电路板、一半导体元件、一抵靠板及多个锁合元件。其中半导体元件焊接于电路板上，抵靠板较佳可设置于半导体元件上。于本发明的一较佳实施例中，抵靠板具有多个锁合孔及多个缓冲孔，锁合孔设置于抵靠板的各角落，且缓冲孔设置于锁合孔的附近。各锁合元件贯穿各锁合孔，并锁合于电路板上。在通过锁合孔锁合抵靠板与电路板时，通过锁合孔附近的缓冲孔，可吸收部分锁合时的压力，而确保半导体元件与电路板间的锡球不致受到破坏。

根据本发明的另一实施例，提出一种电子组件的组装方法，其步骤包括：(a)提供一电路板；(b)焊接一半导体元件于电路板上；(c)设置一抵靠板于半导体元件上，抵靠板具有多个锁合孔及多个缓冲孔，锁合孔设置于抵靠板的各个角落，缓冲孔设置于锁合孔的附近；以及(d)以多个锁合元件贯穿各锁合孔，并将锁合元件锁合于电路板上。

利用缓冲孔提供抵靠板适当的缓冲变形量，可使得本发明所揭示的电子组件及其组装方法具有下列优点：

第一、抵靠板的面积大于半导体元件的面积，使得缓冲孔所提供的缓冲形变仅限于半导体元件以外的区域，而不会影响到半导体元件。

第二、缓冲孔设置于锁合孔及中心点之间，以减缓由锁合孔向内传递的应力。

第三、若缓冲孔与锁合孔之间的距离相等，且缓冲孔的面积相等，则每一缓冲孔所产生的缓冲形变量皆相等。

第四、当多个缓冲孔沿一弧线设置时，多个缓冲孔之间保持一定距离。不仅可达到缓冲的效果，又可维持抵靠板的强度。

第五、缓冲孔为圆形结构或椭圆形结构。因此，圆形结构或椭圆形结构的缓冲孔可避免抵靠板龟裂的现象。

第六、在回焊工序中，半导体元件的基板产生的板弯现象时，缓冲孔所提供的缓冲形变可有效降低基板所承受的应力。

第七、在采用无铅工序的情况下，缓冲孔所提供的缓冲形变可有效降低应力对于锡球的冲击。

为让本发明的上述内容能更明显易懂，下面将配合附图对本发明的较佳实施例进行详细说明：

附图说明