[发明专利]半导体集成电路装置

说明书

技术领域

本发明涉及例如数字家电产品搭载的、搭载有动态随机存取存储器等的半导体集成电路装置。

背景技术

系统LSI(Large Scale Integrated Circuit)，大多被价格竞争激烈的数字家电产品搭载，所以迫切需要降低芯片成本，减少焊盘垫(pad)数量。可是，伴随着进几年来的半导体工艺的迅速细微化，系统LSI等半导体集成电路装置需要的焊盘垫数量，却伴随着逻辑电路规模的增大、及模拟电路和存储器电路等的混载而增大。

其中，特别是被系统LSI搭载的存储器的容量及数量，伴随着数字家电产品的高功能、高性能化而增大，所以检查存储器所需的焊盘垫数量正在增大。这样，削减检查存储器使用的焊盘垫——例如旨在监视内部电源电路供给动态随机存取存储器等的内部电源电压的焊盘垫，成为当务之急。

因此，作为削减存储器用的外部焊盘垫的手段，如专利文献1所示，在具备多个旨在将电源电压供给存储器的内部电源发生电路的半导体集成电路装置中，利用开关来切换与监视用焊盘垫连接的内部电源发生电路的技术，已经广为人知。

此外，在专利文献2中，记载了一个内部电源电路输出的内部电源电压被多个存储器共有，从而削减芯片面积的技术。

【专利文献1】日本国特开2004-186435号公报

【专利文献2】日本国特开2005-259267号公报

可是，如上所示，具备多个内部电源发生电路的半导体集成电路装置，每个内部电源发生电路都需要具备为了监视电源电压及外加外部电压而使用的焊盘垫，或者如专利文献1所示的半导体集成电路装置那样需要具备开关。

发明内容

鉴于上述问题，本发明的目的在于削减具备多个内部电源发生电路的半导体集成电路装置的焊盘垫数量。

为了解决上述课题，本发明的实施样态的第1半导体集成电路装置，其特征在于：

是在同一个芯片上具备多个电路块和向所述多个电路块供给共同的电源电压的多个内部电源电路的半导体集成电路装置，

具备共同电源布线(该共同电源布线将所述多个电路块和所述多个内部电源电路互相连接)和

外部焊盘垫(该外部焊盘垫与所述共同电源布线连接)，

所述各内部电源电路，采用按照规定的电源控制信号，控制是否供给所述电源电压的结构。

采用第1半导体集成电路装置后，能够利用与共同电源布线连接的一个外部焊盘垫，监视由多个内部电源电路供给多个电路块的电源电压。

另外，本发明的实施样态的第2半导体集成电路装置，其特征在于：

是第1半导体集成电路装置，

根据所述电源控制信号进行的控制，在所述多个电路块中的至少一个是测试模式时进行。

采用第2半导体集成电路装置后，在测试模式时，内部电源电路能够控制是否供给电源电压。

另外，本发明的实施样态的第3半导体集成电路装置，其特征在于，

是第2半导体集成电路装置，

进而具备：

多个AND电路，这些AND电路分别与所述各电路块对应地设置，分别在使该电路块成为所述测试模式时输出成为H电平的电路块测试控制信号，和在指令停止供给所述电源电压时输出成为H电平的电源供给停止指令信号的逻辑积；

OR电路，该OR电路将所述各AND电路输出的逻辑积的逻辑和，作为所述电源控制信号输出。

另外，本发明的实施样态的第4半导体集成电路装置，其特征在于，

是第2半导体集成电路装置，

进而具备：

OR电路，该OR电路输出分别使所述各电路块成为所述测试模式时成为H电平的多个电路块测试控制信号的逻辑和；

AND电路，该AND电路将所述逻辑和和指令停止供给所述电源电压的指令信号的逻辑积，作为所述电源控制信号输出。

采用第3及第4半导体集成电路装置后，内部电源电路容易根据电路块测试控制信号和停止供给电源的指令信号，控制是否供给电源电压。

另外，本发明的实施样态的第5半导体集成电路装置，其特征在于：

是第1半导体集成电路装置，

所述内部电源电路，采用不供给所述电源电压时，使输出成为高阻抗的结构。

采用第5半导体集成电路装置后，能够很容易地由外部焊盘垫向共同电源布线外加电压。

另外，本发明的实施样态的第6半导体集成电路装置，其特征在于：

所述各电路块，是存储器，而且在同一个芯片上，在所述存储器之外另设有逻辑电路块；