[发明专利]非易失半导体存储装置及其编程方法

说明书

技术领域

本发明涉及一种具有存储器存储单元阵列的半导体存储器、半导体存储器装置，特别涉及一种非易失性半导体存储装置及其编程方法。

背景技术

图1是典型快闪EEPROM(电性可抹除可编程只读存储器)的结构配置图，其包含有一存储器阵列100以及可对此存储器阵列100中的存储器存储单元进行编程、抹除、读取与过度抹除修正的电路。快闪EEPROM存储器阵列100由各自独立的存储单元(如存储单元102)所组成，各存储单元的漏极连接至一位线(如位线104)，而各位线与一位线切换电路106以及一行解码器108连接。阵列中各存储单元的源极相互连接且与共源极信号VSL连接，而其栅极分别通过一字符线与一列解码器耦接。

列解码器110自电源供应器112接收电压信号，并分配特定的电压信号至字符线，且其为接收自处理器或状态机114的一列地址所控制。位线切换电路106亦自电源供应器112接收电压信号，并分配特定的电压信号至位线，且其为接收自处理器的一信号所控制。而电源供应器112所提供的电压是自处理器114接收的信号所控制。

行解码器108自特定的位线提供信号至读出放大器或比较器116，且其为接收自处理器的一行地址信号所控制。电源供应器112提供电压至行解码器108以及位线104，且电源供应器112可包含一充电泵电路或外部电源供应装置来提供在编程或过抹除修正时位线所需的位线电流。

读出放大器116自参考阵列118的参考存储单元接收一信号。当信号来自行解码器108或参考阵列118时，每一读出放大器116均提供一与一参考存储单元线有关的位线的状态指示信号，而该参考存储单元线自数据拴锁或缓冲器120连接至处理器114。

为对闪存阵列100中的一存储单元进行编程，高栅极-源极电压脉冲自电源供应器112提供至该存储单元，同时该存储单元的源极端接地。举例来说，在编程时，为9-10V的多个栅极电压脉冲是各施加于一存储单元上约于3-6微秒(ms)，同时该存储单元的漏极被设定为4-4.5V，且其源极接地。此漏极-源极的偏压会使漏极处附近产生热电子，较大的栅极-源极电压脉冲易使热电子克服信道与由一薄介电层产生的浮动栅极间的能障，造成驱使热电子至存储单元的浮动栅极上的现象。此类的编程过程中，热电子注入会使存储单元的临限电压被提高，而临限电压是存储单元导通时栅极-源极所需的电压。

在抹除过程后，常常会有过抹除的现象发生。一个被过抹除存储单元的临限电压会过低，即使当其栅极-源极电压为0V时亦会有漏电流产生。此存储单元的漏电流会形成不可忽略的位线电流，导致编程以及读取时发生错误。因此，必须要执行过抹除修正来降低此位线电流。在过抹除修正时，所有闪存阵列100中位于同一条位线的存储单元均有着相同的栅极-源极电压，且其源极接地，其漏极电压被设定约为5V。此时，热电子会被注入浮动栅极，用以提高存储单元的临限电压。

在编程时，一编程验证的步骤是藉由主存储单元的控制栅极上施加一6V的栅极电压以及其漏极上施加一1V的漏极电压来执行，而参考存储单元的控制栅极上则施加一3V的栅极电压，其漏极上则施加一1V的漏极电压。整个的编程过程是对一预选单元(pre-selected unit)内的所有存储单元一再的执行，如一个字单元(16位)内的存储器存储单元。具体来说，编程以及编程验证的步骤首先会对包含在字单元内所有的对应存储单元来进行，随后会决定在字单元内是否有错误的存储器存储单元存在，若检测到有错误的存储器存储单元存在，编程以及编程验证的步骤则会针对错误的存储单元来进行，直到错误的存储器存储单元不再存在为止。

一般来说，在字单元中执行编程时，自存储单元漏极流至源极的编程电流非常的高，因此，在某些现有的编程过程中，是在多个字符组单元内部执行，使增加编程效率以及减小漏极泵的操作电流。换句话说，编程的步骤首先会对8位的输入/输出<7:0>来执行，再对下一8位的输入/输出<15:8>来执行。随后，编程验证的步骤则会对所有16位的字单元输入/输出<15:0>来执行，若检测到有任何的错误存储单元，则上述步骤会不断的重复；若无检测到有任何的错误存储单元，则编程的过程宣告完成。