[发明专利]可缩小布局面积的半导体存储器件

权利要求书

1.一种半导体存储器件，其中，

具备具有多个存储单元和多个供电单元的存储器阵列，其中，

上述多个存储单元被配置成矩阵状，并且每个都包括：第2导电类型的1对负载晶体管，形成在N阱区；以及第1导电类型的1对驱动晶体管，形成在P阱区，连接成与上述负载晶体管构成触发器，

上述多个供电单元的每个与存储单元列对应地设置，构成用于对上述N阱区和P阱区供电而设置的行，

上述N阱区和P阱区在列方向延伸，在行方向交替配设，

该半导体存储器件还具备：沿行方向与上述多个供电单元对应地设置、与上述供电单元电耦合并用于对上述N阱区供给N阱电压的电源线；以及沿行方向与上述多个供电单元对应地设置、与上述供电单元电耦合并用于对上述P阱区供给P阱电压的电源线，

上述用于供给N阱电压的电源线经设置在与第1金属布线层之间的接触，与上述N阱区电耦合，上述用于供给P阱电压的电源线在上述第1金属布线层的上层形成，经分别设置在与各金属布线层之间的多个接触，与上述P阱区电耦合。

2.如权利要求1所述的半导体存储器件，其中，

各上述存储单元在上述一对负载晶体管中，在上述N阱区内具有：2个晶体管元件形成用有源区；1对多晶硅布线，分别将上述2个晶体管元件形成用有源区隔离，构成栅极区；以及1对共有接触，用于将由一个多晶硅栅极隔离的晶体管元件形成用有源区与另一多晶硅布线进行相互电耦合，

各上述供电单元具有：伪有源区，与上述晶体管元件形成用有源区相同，与对应的阱区对应地设置，用于对上述对应的阱区供电；1对伪多晶硅布线，按照与构成对应的存储单元列的存储单元的负载晶体管相同的布局图形而形成；以及1对伪共有接触，用于按照与构成对应的存储单元列的存储单元的负载晶体管相同的布局图形，将上述伪有源区与上述1对伪多晶硅布线电耦合，

上述用于供给N阱电压的电源线与上述1对伪共有接触电耦合，经上述伪有源区对上述N阱区供给上述N阱电压。

3.如权利要求1所述的半导体存储器件，其中，

还具备：多条字线，与各存储单元行对应地配置，分别连接对应的行的存储单元；以及多条位线，与各存储单元列对应地配置，分别连接对应的列的存储单元，

各上述存储单元还具有：第1导电类型的1对存取晶体管，形成在上述P阱区，响应于对应的行的字线的电压而有选择地导通，在导通时，将对应的驱动晶体管耦合到对应的位线上，

各上述供电单元具有：隔离有源区，被设置成共有用于形成邻接存储单元的上述第1导电类型的1对存取晶体管的晶体管元件用有源区，由按照与构成对应的存储单元列的存储单元的晶体管元件相同的布局图形而形成的伪多晶硅布线来进行栅极隔离，

上述用于供给P阱电压的电源线与上述栅极隔离的隔离有源区电耦合，经上述隔离有源区对上述P阱区供给上述P阱电压。

4.如权利要求1所述的半导体存储器件，其中，

各上述存储单元在上述一对负载晶体管中，在上述N阱区内具有：2个晶体管元件形成用有源区；1对多晶硅布线，分别将上述2个晶体管元件形成用有源区隔离，构成栅极区；以及1对共有接触，用于将由一个多晶硅栅极隔离的晶体管元件形成用有源区与另一多晶硅布线进行相互电耦合，

各上述供电单元具有：伪有源区，与上述晶体管元件形成用有源区相同，与对应的阱区对应地设置，用于对上述对应的阱区供电；1对伪多晶硅布线，按照与构成对应的存储单元列的存储单元的负载晶体管相同的布局图形而形成；以及1对伪共有接触，用于按照与构成对应的存储单元列的存储单元的负载晶体管相同的布局图形，将上述伪有源区与上述1对伪多晶硅布线电耦合，

各上述供电单元的一对伪多晶硅布线被延伸配置，以便与邻接的各上述供电单元的伪多晶硅布线相互共有，

由上述一对伪多晶硅布线构成用于对上述N阱区供给上述N阱电压的电源线。

5.如权利要求1所述的半导体存储器件，其中，

还具备：多条单元电源线，与各上述存储单元列对应地配置，分别被设置成用于向对应的列的存储单元供给电源电压，

上述存储单元列的至少1列构成伪存储单元列，

与上述伪存储单元列对应地设置的单元电源线供给上述N阱电压，

与上述伪存储单元列对应地设置的单元电源线与上述用于供给N阱电压的电源线电耦合。

6.如权利要求2所述的半导体存储器件，其中，

上述用于供给N阱电压的电源线具有在列和行方向上连续延伸的部分，具有将对应的供电单元的上述1对伪共有接触相互连接的台阶形状的布线，

上述用于供给N阱电压的电源线在行方向上呈曲折形状连续延伸，对各供电单元供给上述N阱电压。