[发明专利]可缩小布局面积的半导体存储器件

说明书

技术领域

本发明涉及半导体存储器件，特别是涉及向SRAM(Static RandomAccess Memory：静态随机存取存储器)的存储单元的阱(well)供给规定电压的单元。

背景技术

近年来，伴随便携式终端设备的普及，高速处理声音和图像之类的大量数据的数字信号处理的重要性在不断提高。作为装载于这样的便携式终端设备中的半导体存储器件，可进行高速的存取处理的SRAM占据重要的位置。

SRAM的存储单元(memory cell)由P沟道MOS晶体管和N沟道MOS晶体管构成，各自在N阱区和P阱区分别形成。

图16是一般的存储器阵列(memory array)的概略图。

参照图16，存储器阵列具有被集成配置成矩阵状的存储单元MC。

对存储单元MC的N阱区和P阱区的供电(阱供电)也可对每个存储单元进行，但在对各存储单元单独进行供电的情况下，由于必须分别确保用于阱供电的布线连接用的区域，所以单个存储单元MC的面积增大。即，整个存储器阵列的面积增大。

因此，通常，阱供电不是采用分别对每个存储单元进行供电的方式，而是采用对每多个单元执行供电的方式。

在此处，作为一例，示出了设置用于沿Y方向对各列、对每4个存储单元执行阱供电的单元PMC(以下，也仅称为供电单元(powerfeed cell))的情况。再有，沿X方向设置多个供电单元，构成供电单元行。在图16中，示出了由多个供电单元构成的2个供电单元行。

图17是存储单元MC的电路结构图。

参照图17，存储单元MC包含晶体管PT1、PT2、NT1～NT4。再有，作为一例，晶体管PTI、PT2是P沟道MOS晶体管。另外，作为一例，晶体管NT1～NT4是N沟道MOS晶体管。

在此处，晶体管NT3、NT4是设置在位线BL和与位线BL配对的补位线/BL与存储节点之间的1对存取晶体管(access transistor)。另外，晶体管PT1、PT2是设置在存储节点与高侧电源电压之间的1对负载晶体管。另外，晶体管NT1、NT2是设置在存储节点与低侧电源电压之间的1对驱动晶体管。用该负载晶体管和驱动晶体管在存储单元MC内形成2个倒相器(inverter)。

具体地说，晶体管PT1被配置在高侧电源电压ARVDD(以下，也称为电压ARVDD)与存储节点Nd1之间，其栅极与存储节点Nd2进行电耦合。晶体管NT1被配置在存储节点Nd1与低侧电源电压ARVSS(以下，也称为电压VSS)之间，其栅极与存储节点Nd2进行电耦合。晶体管PT2被配置在电压ARVDD与存储节点Nd2之间，其栅极与存储节点Nd1进行电耦合。晶体管NT2被配置在存储节点Nd2与电压ARVSS之间，其栅极与存储节点Nd1进行电耦合。

晶体管PT1、PT2和NT1、NT2形成用于保持存储节点N1和N2的信号电平的2个CMOS倒相器，通过交叉耦合(cross-coupled)构成CMOS型的触发器(flip-flop)。

晶体管NT3被配置在存储节点Nd1与位线BL之间，其栅极与字线WL进行电耦合。晶体管NT4被配置在存储节点Nd2与位线/BL之间，其栅极与字线WL进行电耦合。

对存储节点Nd1和Nd2的数据写入和读出通过响应于字线WL的激活的晶体管NT3和NT4的导通，并通过存储节点Nd1和Nd2与位线BL和/BL分别进行电耦合来执行。

例如，在字线WL未被激活，晶体管NT3和NT4关断的情况下，根据保持在存储节点Nd1和Nd2上的数据电平，构成各个CMOS倒相器的N沟道MOS晶体管和P沟道MOS晶体管中的一方导通。随之，根据保持在存储单元MC中的数据电平，存储节点Nd1和Nd2分别与对应于数据的“H”电平的高侧电源电压和对应于数据的“L”电平的低侧电源电压之中的一方和另一方进行电耦合。

于是，在字线WL未被激活的备用状态时，将数据保持在存储单元MC内成为可能。

另外，在该结构中，对作为P沟道MOS晶体管的晶体管PT1、PT2的背栅极即N阱区供给高侧电源电压VDDB(以下，也称为N阱电压VDDB)，对作为N沟道MOS晶体管的晶体管NT1～NT4的背栅极即P阱区供给低侧电源电压VSSB(以下，也称为P阱电压VSSB)。即，对形成存储单元MC的P沟道MOS晶体管的N阱区，供给N阱电压VDDB；对形成N沟道MOS晶体管的P阱区，供给P阱电压VSSB。