[发明专利]半导体存储器及其测试方法

说明书

技术领域

本发明涉及一种半导体存储器及其测试方法，更具体地，涉及一种操作模式可从外部设置的半导体存储器及其测试方法。

背景技术

近年来，尤其是在移动电话等中已经使用了伪静态随机存取存储器(SRAM)，其中使用了用于大容量低成本动态随机存取存储器(DRAM)的存储核心，并且在存储元件内部能够进行更新操作。

这种伪静态RAM包括多个配置寄存器(CR)，其通过从芯片外部发送的命令来保存内部操作模式信息。

图10为示出传统CR设置序列的实例的示意图。

如图10所示，为执行CR设置，按步骤1至6的顺序对由规范(specification)确定的存储器中用于寄存器存取的专用地址A进行存取。在步骤1中，首先从地址A读出数据RDa(RD)。在步骤2和3中，读出的数据RDa随后被连续写入地址A(WR)。在按步骤1至3的顺序进行存储器存取时，对发出了请求进入CR存取模式的命令进行确定。在已进入CR存取模式的步骤4中及步骤4之后，停止将数据写入存储单元和从存储单元读出数据。在步骤4中，由例如输入至半导体存储器的多个数据板(data pad)(用于输入数据和输出数据)中的板DQ0的数据选择“CR设置”或“CR校验”。

“CR设置”是将操作模式信息写入CR(更新写入CR的操作模式信息)的操作。“CR校验”是将写入CR的操作模式信息输出的操作。如果步骤4中选择了“CR设置”，则在于步骤5和6中进行写入操作时，以时分方式根据从板DQ0和板DQ1至DQ7发送的8位数据设置多个CR。在进行写入操作时所用的地址也是用于寄存器存取的专用地址A。在某些情况下，步骤4至6中设置的多条操作模式信息分别称为CR-Key0、CR-Key1、CR-Key2。

顺便提及，数据板压缩测试模式技术公知为减少半导体存储器测试成本的技术，通过这种技术，可以用测试电路(未示出)的有限个端子(以下称为测试器管脚)同时测量更多芯片。利用这种技术，输入至分配给测试器管脚的部分数据板的测试数据用于表示将被输入至未分配给测试器管脚的其它数据板的测试数据。也就是说，多个数据板被压缩。由此，减少了给一块芯片的数据板分配的测试器管脚的数量。

图11为示出数据板压缩的实例的示意图。假定在32个板DQ0至DQ31中，将板DQ0、DQ5、DQ8和DQ13分配给测试电路的测试器管脚。根据在进行数据板压缩时输入的代码(以下称为子码)，基于输入板DQ0、DQ5、DQ8和DQ13的测试数据，来确定将被输入其它数据板的测试数据。如图11所示，基于例如输入板DQ0的测试数据，利用作为部分地址信息的子码a08、a09和a10，可将八个板DQ0、DQ2、DQ4、DQ6、DQ16、DQ18、DQ20和DQ22压缩为板DQ0。子码用于指定输入至分配给测试器管脚的板DQ0、DQ5、DQ8和DQ13的测试数据是应被反相(invert)还是应以其原始状态使用。例如，如果子码a08的值为“1”，那么通过将输入板DQ0的值反相而得到的值，用作将被输入半导体存储器中的板DQ2和DQ18的数据。

通过半导体存储器中包括的以下数据板压缩电路来进行上述数据板压缩。

图12为示出部分的数据板压缩电路的示意图。

图12示出部分的数据板压缩电路500，用于表示将被输入板DQ2、DQ4、DQ6、DQ16、DQ18、DQ20和DQ22的数据，所述数据是利用图11所示的输入板DQ0的数据被输入的。

数据板压缩电路500包括分别连接于板DQ0、DQ2、DQ4、DQ6的开关电路501、502、503、504。此外，开关电路502、503、504连接于板DQ0，板DQ0与测试器管脚相连。

各开关电路501、502、503、504包括反相电路InV和两个开关Sw1、Sw2。各开关Sw1用于确定是通过反相电路InV将来自板DQ0的数据反相，还是以原始状态使用来自板DQ0的数据。根据上述子码a08、a09或a10进行这种确定。无论子码为何值，开关电路501中包括的开关Sw1的状态都是固定的。

开关电路502、503、504中包括的各开关Sw2用于选择来自板DQ2、DQ4或DQ6的数据，或者选择来自由各开关Sw1选取的板DQ0的数据(或通过将来自板DQ0的数据反相而得到的数据)。在未进行数据板压缩时(进行除测试操作之外的正常操作等)，选择来自板DQ2、DQ4或DQ6的数据。在进行数据板压缩时，选择来自板DQ0的数据。开关电路501中包括的开关Sw2的状态是固定的，从而总是选择来自板DQ0的数据。