[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

第一互连图案，嵌入第一绝缘膜中；

第二绝缘膜，在所述第一绝缘膜的上方覆盖所述第一互连图案；

互连槽，形成在所述第二绝缘膜的上部；

通孔，在所述第二绝缘膜的下部从所述互连槽向下延伸，所述通孔暴露所述第一互连图案；

第二互连图案，填充所述互连槽；

插塞，在所述通孔中从所述第二互连图案向下延伸，并且与所述第一互连图案接触；以及

阻挡金属膜，形成在所述第二互连图案与所述互连槽之间，所述阻挡金属膜连续地覆盖所述插塞的表面，

其中，所述插塞具有一顶端部，该顶端部穿过所述第一互连图案的表面侵入所述第一互连图案，

所述互连槽具有平坦的底面，以及

所述阻挡金属膜在所述插塞的侧壁表面处的膜厚比在所述插塞的所述顶端部处的膜厚大。

2.根据权利要求1所述的半导体器件，其中所述阻挡金属膜在所述插塞的所述侧壁表面处的厚度是所述阻挡金属膜在所述插塞的所述顶端部处的厚度的1.5倍或更大。

3.根据权利要求1所述的半导体器件，其中所述插塞的所述顶端部侵入所述第一互连图案超过5nm的深度。

4.一种制造半导体器件的方法，该方法包括以下步骤：

在覆盖导体图案的绝缘膜中形成开口，以暴露所述导体图案；

在所述绝缘膜上沉积导体膜，以连续地覆盖所述绝缘膜的主表面以及所述开口的侧壁表面和底面；以及

经由所述导体膜在所述绝缘膜上沉积导体材料，使得所述导体材料经由所述导体膜填充所述开口，

其中，所述沉积导体膜的步骤包括：

第一溅射步骤，在所述绝缘膜的所述主表面上的沉积速率变得大于所述主表面上的溅射-蚀刻速率的第一条件下沉积所述导体膜；以及

第二溅射步骤，在所述绝缘膜的所述主表面上的沉积速率变得基本等于所述主表面上的溅射-蚀刻速率的第二条件下沉积所述导体膜。

5.根据权利要求4所述的方法，其中在所述沉积导体膜的步骤中多次重复执行所述第一溅射步骤和所述第二溅射步骤。

6.根据权利要求4所述的方法，其中在所述第一溅射步骤中，所述第一条件设定为在所述开口处不去除所述导体图案的表面，并且在所述第二溅射步骤中，所述第二条件设定为去除所述导体图案的所述表面的一部分。

7.根据权利要求4所述的方法，其中所述第一条件和所述第二条件是根据所述绝缘膜的所述主表面上的沉积速率Vd与溅射-蚀刻速率Ve之间的比率Vd/Ve来确定的，使得在所述第一条件下满足Vd/Ve＞1，在所述第二条件下满足0.9≤Vd/Ve≤1.4。

8.根据权利要求4所述的方法，其中所述第一条件和所述第二条件是根据在所述第一溅射步骤和所述第二溅射步骤中所述导体膜在所述绝缘膜的所述主表面上的累计沉积量Td与累计蚀刻量Te之间的比率Td/Te来确定的，使得满足1.5≤Td/Te≤3.0。

9.根据权利要求4所述的方法，其中所述第二溅射步骤的第二条件是根据通孔底部的溅射-蚀刻速率Vb与互连槽底部的溅射-蚀刻速率Vt之间的比率Vb/Vt来确定的，使得在所述第二条件下满足Vb/Vt≥3。

10.根据权利要求4所述的方法，其中所述第二溅射步骤是通过将靶功率密度设定为10mW/m²或更大但不超过160mW/m²、以及通过将衬底偏置功率密度设定为3mW/m²或更大但不超过20mW/m²来进行的。

11.根据权利要求4所述的方法，其中所述沉积导体膜的步骤是通过将溅射离子体的压强设定为1×10^-2Pa或更大但不超过1×10^-1Pa来进行的。

12.根据权利要求4所述的方法，其中所述导体膜包含从Ta、Ti、W和Zr构成的集合中选择的一种或多种难熔金属元素。

13.根据权利要求4所述的方法，其中所述导体材料填充所述开口的步骤包括以下步骤：在所述导体膜上形成Cu或含Cu化合物的种子层；以及在所述种子层上填充Cu作为所述导体材料。