[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请基于2006年9月20日提交的在先日本专利申请No.2006-254426，在此援引其全部内容。

技术领域

本发明一般涉及半导体器件，尤其涉及具有多层互连结构的半导体器件及其制造方法。

背景技术

目前的半导体集成电路器件采用所谓镶嵌或双镶嵌结构的多层互连结构，其中将低电阻Cu互连图案嵌入低K层间绝缘膜中，用以连接衬底上形成的大量半导体元件。

对于镶嵌或双镶嵌结构的多层互连结构，在低K介电膜的层间绝缘膜中形成互连槽或接触孔，并且一般用Cu层填充这种互连槽或接触孔。此外，通过CMP(化学机械研磨)工艺去除层间绝缘膜上的多余Cu层。

对于这种具有Cu互连图案的多层互连结构，重要的是在互连槽或接触孔的表面上形成难熔金属的阻挡金属膜，以防止Cu扩散到层间绝缘膜中，该难熔金属典型为Ta或Ti、或者其导电化合物。

由于这种阻挡金属膜必须在低温下沉积以避免损坏低K介电层间绝缘膜，因此通常通过溅射工艺来实现阻挡金属膜的成膜。

专利文献1：美国专利申请公开2006/0189115

专利文献2：美国专利申请公开2005/0151263

图1A至图1C为示出根据本发明的现有技术形成多层互连结构的方法的示意图。

参照图1A，在衬底(图中未示出)上形成层间绝缘膜11，并且在层间绝缘膜11中嵌入互连图案11A，其中互连图案11A的侧壁表面和底面被诸如Ta膜之类的阻挡金属膜11a覆盖。

在层间绝缘膜11上形成SiC、SiN等的硬掩模层12，在硬掩模层12上进一步形成低K介电(层间绝缘)膜13和15，并且在低K介电层间绝缘膜13和15之间夹有另一硬掩模层14。

对于图1A所示的状态，在层间绝缘膜15中形成互连槽15A，以暴露下方的层间绝缘膜13的表面；并且在互连槽15A中进一步形成通孔13A，以暴露互连图案11A的表面。

接下来，在图1B所示的步骤中，通过溅射工艺在图1A所示的结构上沉积诸如Ta膜之类的阻挡金属膜16，其中在图1C所示的步骤中用Cu层填充图1B所示的互连槽15A和通孔13A。此外，通过利用CMP工艺去除层间绝缘膜15上的多余Cu层，形成填充互连槽15A的Cu互连图案15B和填充通孔13A的Cu插塞13B，其中Cu插塞13B形成为与互连图案11A接触。

同时，对于这种多层互连结构提出了如下方案：在对应于图1B的图2A所示的工艺之后进行偏置溅射-蚀刻工艺，如图2B所示；并且对应于通孔13A挖掘互连图案11A的表面，用以确保插塞13B与互连图案11A之间的接触以及减少接触电阻。

通过利用这种溅射-蚀刻工艺挖掘互连图案11A的表面，如图2C所示，在通孔13A和互连槽15A分别被Cu插塞13B和Cu互连图案15B填充时，在Cu插塞13B与互连图案11A之间实现可靠的接触。此外，由于进行上述溅射-蚀刻工艺，因此沉积在通孔13A底部上的阻挡金属膜也被溅射-蚀刻，这样经溅射-蚀刻的阻挡金属膜在通孔13A的侧壁表面上再次沉积。因此，可以在通孔13A的侧壁表面上形成厚阻挡金属膜，这往往会导致阶梯覆盖差的问题。

另一方面，在图2A所示的步骤之后进行图2B所示工艺的情况下，互连槽15A的底面同样经受溅射-蚀刻工艺，导致在经溅射-蚀刻的部分中形成不规则的凸凹部分的问题。当在互连槽15A的底部形成上述凸凹部分时，阻挡金属膜16对互连槽15A的覆盖往往变得不均匀，尤其是对互连槽15A的底面的覆盖变得不均匀，并且关系到在某些部分失去阻挡金属膜16。

在阻挡金属膜16形成不完全的状态下用Cu互连图案填充这种器件隔离槽15A时，会导致Cu从Cu互连图案15B扩散到层间绝缘膜13中，并引起诸如短路或膜剥落等问题。

发明内容

本发明提供一种半导体器件，包括：

第一互连图案，嵌入第一绝缘膜中；

第二绝缘膜，在所述第一绝缘膜的上方覆盖所述第一互连图案；

互连槽，形成在所述第二绝缘膜的上部；

通孔，在所述第二绝缘膜的下部从所述互连槽向下延伸，所述通孔暴露所述第一互连图案；

第二互连图案，填充所述互连槽；

插塞，在所述通孔中从所述第二互连图案向下延伸，并且与所述第一互连图案接触；以及

阻挡金属膜，形成在所述第二互连图案与所述互连槽之间，所述阻挡金属膜连续地覆盖所述插塞的表面，