[发明专利]串行接口设备和图像形成装置

权利要求书

1.一种串行接口设备，包括：

FIFO部分，根据第一时钟信号，向该FIFO部分写入m比特或n比特(m＜n)并行数据；

FIFO读取器，用于根据第二时钟信号，每次以m比特来读取写入所述FIFO部分的并行数据；

并行/串行转换器，用于根据第三时钟信号，将所述FIFO读取器所读取的m比特并行数据转换为1比特串行数据；

PLL电路，用于通过将第一时钟信号乘以因子m或n，来产生第三时钟信号；以及

分频电路，用于通过将第三时钟信号的频率除以m，来产生第二时钟信号，

其中，控制所述PLL电路的乘法因子，使之根据写入所述FIFO部分的并行数据的比特数而改变。

2.根据权利要求1所述的串行接口设备，还包括：

低压差分传输驱动器，用于根据第三时钟信号，将所述并行/串行转换器所产生的串行数据转换为低压差分串行信号，然后将所产生的低压差分串行信号发送到外部。

3.根据权利要求2所述的串行接口设备，还包括：

图像处理器，用于根据第一时钟信号，对从外部并行输入的图像信号执行预定图像处理，然后将所产生的信号写入所述FIFO部分。

4.一种图像形成装置，包括：

图像传感器，用于产生图像信号；

串行接口设备，用于将从所述图像传感器并行输入的图像信号转换为低压差分串行信号；以及

中央处理单元，从所述串行接口设备向其输入低压差分串行信号；

其中，所述串行接口设备包括：

图像处理器，用于根据第一时钟信号，对从外部并行输入的m比特或n比特(m＜n)图像信号执行预定图像处理；

FIFO部分，根据第一时钟信号，向该FIFO部分写入由所述图像处理器进行过图像处理的m比特或n比特并行数据；

FIFO读取器，用于根据第二时钟信号，每次以m比特来读取写入所述FIFO部分的并行数据；

并行/串行转换器，用于根据第三时钟信号，将所述FIFO读取器所读取的m比特并行数据转换为1比特串行数据；

PLL电路，用于通过将第一时钟信号乘以因子m或n，来产生第三时钟信号；

分频电路，用于通过将第三时钟信号的频率除以m，来产生第二时钟信号；以及

低压差分传输驱动器，用于将所述并行/串行转换器所产生的串行数据转换为低压差分串行信号，然后将所产生的低压差分串行信号发送到外部，

其中，控制所述PLL电路的乘法因子，使之根据写入所述FIFO部分的并行数据的比特数而改变。

5.根据权利要求4所述的图像形成装置，其中

所述中央处理单元根据所述图像传感器的输出格式，改变构成所述串行接口设备的所述PLL电路的乘法因子。