[发明专利]制造半导体器件的方法

说明书

相关申请的交叉引用

本申请要求于2006年10月31日提交的韩国专利申请号2006-106601的优先权，其全部内容并入本文以供参考。

技术领域

本发明一般涉及半导体器件，更具体而言，涉及一种制造半导体器件的方法，其中可以改善该器件的可靠性并且可以通过增加耦合率来减少干扰现象。

背景技术

在半导体器件，尤其是快闪存储器件中，随着技术的发展，器件变得高度集成，浮动栅的高度和面积随之逐渐减少。由于耦合率减少，快闪存储单元的程序效率降低。而且，邻近单元之间出现的干扰现象增加。因此，字线之间的程序电压分布增加。

发明内容

因此，本发明解决上述问题，并且公开一种制造半导体器件的方法，该方法在不采用掩模工艺的情况下增加有源区的宽度，均匀地增加浮动栅的面积，并且通过利用隔离物形成凹陷来减少邻近浮动棚之间的干扰现象。

根据本发明的一个方面，提供了一种制造半导体器件的方法。第一隔离物形成在包括限定有源区的隔离层的半导体衬底上。除去第一隔离物的一部分以暴露部分有源区。蚀刻暴露的有源区以形成第一凹陷。除去第一隔离物。隧道氧化层和导电层形成在包括凹陷的表面上。第二隔离物形成在包括导电层的表面上。除去第二隔离物的一部分以暴露部分导电层。蚀刻暴露的导电层以形成第二凹陷。除去第二隔离物。在导电层上形成介电层和控制栅。

根据本发明的另一方面，提供了一种制造半导体器件的方法。第一隔离物形成在包括限定有源区的隔离层的半导体衬底上。除去第一隔离物的一部分以暴露部分有源区。蚀刻暴露的有源区，以形成第一凹陷。隧道氧化层和导电层形成在包括凹陷的表面上。第二隔离物形成在包括导电层的表面上。除去第二隔离物的一部分以暴露部分导电层。蚀刻暴露的导电层以形成第二凹陷。第三隔离物形成在导电层上。除去第三隔离物的一部分以暴露部分隔离层。蚀刻暴露的隔离层以形成第三凹陷。形成导电层上形成介电层和控制栅。

附图说明

图1A至图1K是图解说明根据本发明实施方案制造半导体器件的方法的截面图；和

图2A至图2D是图解说明根据本发明另一实施方案制造半导体器件的方法的截面图。

具体实施方式

将参照附图描述根据本发明的具体实施方案。

图1A至图1K是图解说明根据本发明实施方案制造半导体器件的方法的截面图。

参照图1A，缓冲氧化物层12和硬掩模13形成在包括有源区的半导体衬底11上。硬掩模13可以由氮化物层形成。

通过使用掩模(未示出)实施蚀刻过程来局部除去硬掩模13、缓冲氧化物层12和半导体衬底11。然后实施用于形成沟槽的隔离过程。

参照图1B，绝缘层形成在包括沟槽的整个表面上，以使该沟槽被绝缘层填充。然后在绝缘层的表面上实施化学机械抛光(CMP)以形成隔离层14。在这种情况下，硬掩模13可以用作蚀刻终止层。

参照图1C，除去硬掩模13(参照图1B)和缓冲氧化物层12。可以使用NH₄和HF的混合溶液或H₃PO₄溶液通过湿蚀刻来除去硬掩模13。

此后，第一隔离物15形成在包括隔离层14的整个表面上。第一隔离物形成为一定厚度，在该厚度下可以维持隔离层14的形状，且不完全填充由隔离层14限定的空间。第一隔离物15可以由氮化物层形成。

参照图1D，实施用于除去部分第一隔离物15的蚀刻过程。该蚀刻过程可以利用各向异性蚀刻工艺来完成。在这种情况下，第一隔离物15仅保持在隔离层14的侧壁上，并且半导体衬底11的有源区被暴露。在第一隔离物15上实施蚀刻过程，其中氮化物层的蚀刻大于硅的蚀刻，使得半导体衬底11在蚀刻过程中基本上保持完好。关于第一隔离物15的蚀刻过程可以利用C_XF_Y、O₂和Ar的混合气体来实施。

利用第一隔离物15作为蚀刻掩模来除去半导体衬底11的部分有源区，从而形成凹陷。在半导体衬底11上实施蚀刻过程，其中硅的蚀刻大于氮化物层或氧化物层的蚀刻。因此，在没有使用附加硬掩模的情况下可以均匀地增加有源区的宽度。蚀刻过程可以利用Cl₂和HBr的混合气体在半导体衬底11上实施。

参照图1E，除去第一隔离物15(参照图1D)。可以使用NH₄和HF混合溶液或H₃PO₄溶液通过湿蚀刻除去第一隔离物15。然后隧道氧化物层16形成在包括有源区的凹陷的表面上。