[发明专利]自对准器件接触的方法和结构

说明书

技术领域

本发明通常涉及半导体结构设计和制造，具体而言，涉及具有自对准器件接触的半导体结构及其形成方法。

背景技术

随着半导体结构内的器件密度的增高，难以满足接触(例如源极/漏极接触)与栅极光刻层之间的覆盖容差(overlay tolerance)。结果，源极/漏极接触尺寸被减小(即接触直径按比例缩小)，以确保接触不使源极/漏极扩散区域与栅电极短路。具体而言，减小接触尺寸避免了穿过栅极侧壁隔离物形成接触，因此避免了接触未硅化物化的(unsilicided)有源硅(例如源极/漏极扩展区)并避免了严重地劣化外部电阻。然而，按比例缩小接触的尺寸显著增大了接触电阻。所以现有技术需要这样的半导体结构，其具有提供最优的电阻的器件接触而不影响器件产量。

发明内容

鉴于前述情况，公开了这样的半导体结构的实施例，其具有提供最优的电阻而不影响器件产量的部分地自对准的器件接触。该结构的附加实施例包括厚的中间制程(MOL)应力层以在器件内提供最优的载流子迁移率。并且，公开了形成该结构的方法的实施例。

本发明的半导体结构的每个实施例包括在半导体衬底上的两个平行的栅电极(即栅电极线路)，与所述栅电极邻接的侧壁隔离物，在所述栅电极之间的所述半导体衬底上的硅化物区域，以及在所述栅电极之上的至少一个介电层。

接触穿过所述介电层连接到所述硅化物区域。所述接触包括自对准的下部和上部。具体而言，所述下部在与所述栅电极邻接的所述侧壁隔离物的轮廓之间延伸并沿着所述轮廓，以便最大化所述接触与所述硅化物区域之间的接触面积。所述接触的所述上部穿过所述介电层延伸至所述下部。所述上部比所述下部窄，具体而言，比所述下部的顶面窄。

将所述侧壁隔离物设置为与每个所述栅电极邻接，以便使所述接触与所述栅电极隔离。这些侧壁隔离物可以是朝向所述电极的顶部为锥形的。这样的锥形的侧壁隔离物允许所述接触的所述自对准的下部的顶面形成为比底面宽。

如上所述，在本发明的每个实施例中，所述接触的所述上部穿过至少一个介电层延伸至所述下部。例如，在本发明的一个实施例中，所述结构可以包括在所述栅电极和所述接触的所述下部上方的单一介电层。在本发明的另一个实施例中，所述结构可以包括在所述栅电极和所述接触的所述下部上方的介电应力层和在所述应力层上方的另一介电层。因此，在该实施例中，所述接触的所述上部穿过所述介电层和所述介电应力层延伸至所述下部。该应力层可以包括压缩氮化物层、拉伸氮化物层、或者双应变氮化物层，并且被用于优化器件(例如晶体管)内的载流子迁移率。

形成上述半导体结构的方法的实施例包括首先在半导体衬底上形成被间隙分隔的至少两个栅电极(即栅电极线路)。与所述栅电极邻接地形成侧壁隔离物(例如氧化物和/或氮化物侧壁隔离物)。具体而言，可以如此形成锥形的侧壁隔离物，以便使随后使用自对准的方法(参见下面的讨论)在这些侧壁隔离物之间形成的所述接触的所述下部形成为顶面比底面宽。然后，在所述半导体衬底上的在所述栅电极之间的所述间隙中形成硅化物区域。具体而言，在与每个所述栅电极邻接的所述侧壁隔离物之间延伸的所述半导体衬底的暴露的部分上(例如使用常规的硅化物形成方法)形成所述硅化物区域。

一旦形成所述硅化物区域，在所述栅电极之间的所述间隙中在用于接触的希望位置中与所述侧壁隔离物邻接地形成牺牲部分。可以利用对于用于形成所述隔离物和随后形成的介电层的材料具有非常高的蚀刻选择性的牺牲材料来填充所述电极之间的所述间隙，形成该牺牲部分。例如，牺牲材料可以为对于氮化物和/或氧化物具有非常高的蚀刻选择性的低k常数(即k＜3)介电材料(例如SiLK^TM)。可以采用淀积、旋涂等方法形成所述牺牲材料。所述牺牲材料可以为自平面化的或者可以为平面化的和/或凹入的，以便所述牺牲材料的顶面与所述栅电极的顶部等高或者比其低。一旦填充了所述间隙，构图(例如光刻构图)所述牺牲材料，以便在所述半导体结构的将设置接触的位置中形成所述牺牲部分。具体地如此构图该牺牲材料，以便所述牺牲部分在所述侧壁隔离物之间延伸并垂直于所述栅电极，并使所述半导体衬底的在所述牺牲部分的两侧的部分暴露。