[发明专利]信息处理板、信息处理系统及其更新标记的方法

权利要求书

1.一种信息处理系统，其包括：

具有高速缓冲存储器的一个或多个处理器，其执行从外部接收的指令并处理数据，其中该高速缓冲存储器包含具有多条路线的高速缓存标记和高速缓存数据区；以及

一处理器控制装置，根据来自所述处理器的读请求将应答发送给所述处理器，该处理器控制装置具有作为标记信息的具有多条路线的探测标记，其中该探测标记对应于所述处理器的高速缓存标记，并且该探测标记的路线数量大于所述处理器的高速缓存标记的路线数量。

2.如权利要求1所述的信息处理系统，其中，当所述处理器中发生高速缓存失误时，如果存在从所述处理器至该处理器控制装置的数据读请求，并且该探测标记存在可利用路线，则该处理器控制装置根据作为该读请求目标的地址信息来更新该可利用路线，并将对应于该地址信息的数据发送给所述处理器。

3.如权利要求2所述的信息处理系统，其中，当该可利用路线被更新时，该处理器控制装置不向所述处理器发出如下请求，即，从该高速缓存标记的多条路线中存储有任意地址信息的路线删除该任意地址信息。

4.如权利要求1所述的信息处理系统，其中，在发生高速缓存失误时，如果所述处理器发出读请求，而该探测标记不存在可利用路线，则该处理器控制装置删除在该探测标记的路线中存储的任一地址信息，并将该地址信息要被删除的信息通知给所述处理器。

5.如权利要求1所述的信息处理系统，其中，该信息处理系统采用不从所述处理器向该处理器控制装置发送如下信息的系统，即，当发生高速缓存失误时存储在该高速缓存标记的任一路线中的地址信息被清除。

6.一种更新信息处理系统的高速缓存标记和探测标记的方法，该信息处理系统包括：具有高速缓冲存储器的一个或多个处理器，其执行从外部接收的指令并处理数据，其中该高速缓冲存储器包含具有多条路线的高速缓存标记和高速缓存数据区；以及一处理器控制装置，该处理器控制装置根据来自所述处理器的请求将信息发送至所述处理器，该处理器控制装置具有作为标记信息的具有多条路线的探测标记，其中该探测标记对应于所述处理器的高速缓存标记，并且该探测标记的路线数量大于所述处理器的高速缓存标记的路线数量，其中，

当发生高速缓存失误时，如果所述处理器发出读请求并且该探测标记存在可利用路线，则该处理器控制装置根据作为读请求目标的地址信息来更新可利用路线，以将对应于该地址信息的数据发送至所述处理器。

7.如权利要求6所述的方法，其中，当该可利用路线被更新时，该处理器控制装置不向所述处理器发出如下请求，即，从该高速缓存标记的多条路线中存储有任意地址信息的路线中删除该任意地址信息。

8.如权利要求6所述的方法，其中，在发生高速缓存失误时，如果所述处理器发出信息读请求，而该探测标记不存在可利用路线，则该处理器控制装置删除存储在该探测标记的路线中的任一地址信息，并将该地址信息要被删除的信息通知给所述处理器。

9.如权利要求6所述的方法，其中，该信息处理器系统采用不向该处理器控制装置发送如下信息的系统，即，当发生高速缓存失误时存储在该高速缓存标记的任一路线中的地址信息被清除。

10.一种信息处理板，其包括：

具有高速缓冲存储器的一个或多个处理器，其执行从外部接收的指令并处理数据，其中该高速缓冲存储器包含具有多条路线的高速缓存标记和高速缓存数据区；以及

一处理器控制装置，根据来自所述处理器的读请求将应答发送至所述处理器，该处理器控制装置具有作为标记信息的具有多条路线的探测标记，其中该探测标记对应于所述处理器的高速缓存标记，并且该探测标记的路线数量大于所述处理器的高速缓存标记的路线数量。

11.如权利要求10所述的信息处理板，其中，在发生高速缓存失误时，如果存在来自所述处理器的读请求，并且该探测标记存在可利用路线，则该处理器控制装置根据作为该读请求目标的地址信息来更新该可利用路线，并将对应于该地址信息的数据发送至所述处理器。

12.如权利要求11所述的信息处理板，其中，当该可利用路线被更新时，该处理器控制装置不向所述处理器发出如下请求，即，从该高速缓存标记的多条路线中存储有任意地址信息的路线中删除该任意地址信息。