[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置，并且特别地涉及一种具有屏蔽线的半导体装置，其中所述屏蔽线位于器件与放置在该器件上方的线层之间。

背景技术

半导体装置的制造工艺近来趋于更精细的设计规则。随着制造工艺变得更加精细，由于减小了漏极处的寄生电容(漏电容)并且缩短了线之间的距离，因此降低了半导体装置的抗噪性。

减小漏电容的效果之一是降低了对于软错误的抵抗性，其中该软错误是由于来自半导体装置外部的宇宙辐射而发生的。缩短了线之间距离的效果之一是线之间的信号干扰。该干扰使得通过相邻线传输的信号作为彼此的噪声出现，而这导致了信号传播错误。

日本未审专利申请公开No.2005-183420(下文中被称为相关技术)中披露了一种用于减小漏电容减小的效果的技术。该相关技术的目的是抑制SRAM中出现的软错误。图11为根据相关技术的SRAM的电路图。如图11中所示，相关技术的SRAM包括分别用于节点101和102(交叉耦合节点)的附加电容器C1和C2，用于存储数据。附加电容器C1和C2允许增加节点101和102的电容，从而改进软错误抵抗性。

进一步，在相关技术中，在SRAM单元上方形成附加电容器130。图12示出了根据相关技术的SRAM的布图，并且图13示出了该附加电容器130被置于SRAM单元上方的布图。如图13中所示，相关技术中电容器C1和C2被适当地放置在SRAM单元上方的层中。这就消除了附加电容器C1和C2所需的附加面积，从而抑制了芯片面积的增加。

但是，在日本未审专利申请公开No.2005-183420中披露的相关技术中，并没有解决由于线之间的干扰而引起的信号传播错误。在SRAM中，置于该线上方的位线用作交叉耦合节点。该交叉耦合节点的电压具有电源电压VDD与接地电压VSS之间的幅值。由于交叉耦合节点的电压变化范围很广，因此置于该交叉耦合节点上方的位线受到了交叉耦合节点中的电压变化的影响(干扰)。这样，交叉耦合节点中的电压变化能够作为噪声而影响该位线。

发明内容

根据本发明的一个方面，提供了一种半导体装置，包括：内部层，其中放置有用于将第一电源提供给布图单元中的晶体管的第一电源线以及用于连接该布图单元中的晶体管的内部单元线；输入/输出线层，其中放置有与该布图单元的输入/输出端相连的输入/输出线；以及屏蔽线，其被放置在内部层与输入/输出线层之间，以便覆盖内部单元线和第一电源线。

在根据本发明的半导体装置中，形成屏蔽线，以覆盖内部单元线和第一电源线。屏蔽线被放置在内部层与输入/输出线层之间。因此，该屏蔽线能够防止由于在内部单元线或第一电源线中出现的电压变化而引起的噪声。这就防止了内部单元线、第一电源线以及输入/输出线之间的干扰。因此，本发明的半导体装置提高了输入/输出线上的信号的可靠性。

根据本发明的半导体装置能够防止输入/输出线与其下形成的内部单元线之间的干扰。

附图说明

本发明的上述和其他目的，优点和特征从参照附图对一定优选实施例的如下说明而变得更加清晰，其中：

图1示出了根据本发明的第一实施例的SRAM的电路图；

图2示出了根据本发明的第一实施例的SRAM单元的布图；

图3示出了使用根据本发明的第一实施例的布图单元的SRAM的布图；

图4示出了屏蔽线和位线被放置在图3中所示的布图的上层中的布图；

图5为沿着图4中所示的布图的线X-X’的截面图；

图6为图5的截面图中的区域40的放大图；

图7为沿着图4中所示的布图的线Y-Y’的截面图；

图8为图7的截面图中的区域50的放大图；

图9示出了使用根据本发明的第二实施例的布图单元的SRAM的布图；

图10示出了屏蔽线和位线被放置在图9中所示的布图的上层中的布图；

图11示出了根据相关技术的SRAM的电路图；

图12示出了根据相关技术的SRAM的布图；以及

图13示出了附加电容器和位线被放置在图12中所示的布图的上层中的布图。

具体实施方式

现在将参照说明性实施例来描述本发明。本领域的技术人员可以认识到，通过使用本发明的讲解可以实现许多可选实施例，并且本发明并不仅限于为说明目的而示出的实施例。

第一实施例

下面参照附图来描述本发明的典型实施例。在下面的实施例中，本发明应用于SRAM(静态随机存取存储器)，作为半导体装置的一个例子。图1示出了SRAM1的电路图。