[发明专利]半导体动态电源装置

说明书

技术领域

本发明涉及一种集成电路(IC)设计，特别涉及一种用于IC存储器装置的电源管理。

背景技术

由于可携式应用、IC的封装密度以及能源管理的需求，迫切地需要低电力电子学。降低电源的电压是减少IC电力消耗的有效方法。另一方面，即使缩小半导体装置的尺寸也需要低供给电压的操作，但是小的装置体积以及低供给电压会造成装置操作的高损漏量以及高度不稳定性。

以一静态随机存取存储器(SRAM)的单元操作作为一个例子。图1展示多个SRAM单元102[0:n]中的一行100，其中n为一整数。图1中的SRAM单元102[0]有六个晶体管。两个P型金属氧化半导体(PMOS)晶体管110与120以及两个N型金属氧化半导体(NMOS)晶体管115与125形成两个跨接触发器用以储存节点C或节点D两者之一的状态。两个NMOS晶体管130与135当作一互补位线(BLs)对140与145以及节点C与D的传送栅(pass-gate)。NMOS晶体管130与135两者的栅极耦接于一字符线(WL)150。一高电压电源(Vcc)线160耦接于所述行100中每一单元102的PMOS晶体管110与120的源极，且一低电压供给(Vss)线170耦接于单元102[0:n]的NMOS晶体管115与125的源极。当写入单元102[0]，所述互补位线140与145被拉升至一电压以复制储存在节点C与D的先前状态，因此，较低的Vcc将使所述写入更容易。当读取单元102[0]、位线140以及145变成由所述节点C与D驱动，显然地，较高的Vcc将使得所述读取更容易。写入与读取造成Vcc需求的冲突。当Vcc随着装置体积减小，并且程序变化随着装置大小等比例的增加，对一固定电源电压而言，要满足所述冲突的需求更增加其难度。

发明内容

有鉴于此，可依照需求增加或降低其电压的动态电源是必须的。

本发明公开一种电源管理电路。根据本发明的一实施例，所述电源管理电路包括至少一切换电路以及至少一电压推进电路。所述切换电路耦接于一电源与一电力接受电路之间。所述电压推进电路耦接于一控制电路与所述电力接受电路之间。所述控制电路用于开启或关闭所述切换电路，并且使能或禁能所述电压推进电路。

本发明上述的电源管理电路，其中所述切换电路包括至少一P型金属氧化物半导体晶体管，所述P型金属氧化物半导体晶体管的一源极、一漏极、一栅极以及一基体分别耦接于所述电源、所述电力接受电路、所述控制电路以及所述电源。

本发明上述的电源管理电路，其中所述切换电路包括至少一PMOS晶体管，所述PMOS晶体管以一源极、一漏极、一栅极以及一基体分别耦接于所述电源、所述电力接受电路、所述控制电路以及所述电力接受电路。

本发明上述的电源管理电路，其中所述电压推进电路包括至少一电容器，所述电容器的一第一端点与一第二端点分别耦接于所述电力接受电路与所述控制电路。

本发明上述的电源管理电路，其中所述第二端点耦接于一晶体管的源极或所述控制电路的漏极。

本发明上述的电源管理电路，其中所述电压推进电路是一电容器，该电容器的一第一端点与一第二端点分别耦接于所述电力接受电路与所述控制电路，并且其中所述电容器具有一电容值，所述电容值位于所述多个SRAM单元的一位线的电容值的10％至40％之间。

本发明还公开一种电源管理电路，该电路包括：至少一切换电路，耦接于一电源与一电力接受电路之间；至少一电容器，耦接于一控制电路与所述电力接受电路之间；其中，所述控制电路用于开启或关闭所述切换电路，并且使所述电容器充电或放电。

本发明上述的电源管理电路，其中所述切换电路包括至少一P型金属氧化物半导体晶体管，所述P型金属氧化物半导体晶体管的一源极、一漏极、一栅极以及一基体分别耦接于所述电源、所述电力接受电路、所述控制电路以及所述电源。

本发明上述的电源管理电路，其中所述切换电路包括至少一PMOS晶体管，所述PMOS晶体管的一源极、一漏极、一栅极以及一基体分别耦接于所述电源、所述电力接受电路、所述控制电路以及所述电力接受电路。

本发明上述的电源管理电路，其中所述电容器耦接于一晶体管的源极或所述控制电路的漏极。

本发明上述的电源管理电路，其中所述电容器具有一电容值，所述电容值位于所述多个SRAM单元的一位线的电容值的10％至40％之间。