[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体器件中的冗余存储器的救济方式，尤其涉及能够自我修复芯片内的故障单元的系统。

背景技术

以往提出有如下方法：当存储器内存在故障时，通过组装于芯片内部的测试电路工作来抽取用于回避该故障位置的信息，并使用该信息熔断非易失性元件。(例如，参照专利文献1)。

专利文献1：日本特开平6-84393号公报

发明内容

伴随系统LSI的大规模化，安装在芯片内的存储器的容量和个数增加。另外，安装在芯片内的能够救济的冗余存储器的数量也在增加。但是，在例如日本特愿2005-155511号所示的相关技术中，冗余存储器数量和救济处理部是一对一对应的结构，因此伴随着冗余存储器数量的增加，救济处理部也增加相同数量，从而存在芯片面积日益增加的倾向。

另外，在以上的相关技术的结构中，各个故障救济部具有的救济信息存储部串联连接在一起，从测试电路输出的救济信息通过移位动作被存储于各救济信息存储部，因此救济信息的传送时间与故障救济部的数量成比例地增长。

基于救济信息存储部存储的信息，例如当进行电熔丝的编程动作时，由于同时并列地切断电熔丝时IR压降等影响给电路动作带来影响，因此基于串联连接的结构依次熔断电熔丝。所以，电熔丝的切断时间也与故障救济部的数量成比例地增长。

鉴于上述问题，本发明的课题是，在包括能够自我修复芯片内故障单元的系统的半导体器件中，一面抑制电路面积的增加，一面缩短用于救济冗余存储器的故障的救济信息的传送时间以及电熔丝的切断时间。

本发明作为半导体器件，具有多个冗余存储器和救济处理部，其中，该冗余存储器具有多个存储单元，当上述存储单元中存在故障单元时能够进行救济并能独立动作，该救济处理部为上述多个冗余存储器所共有，当上述多个冗余存储器的至少1个具有故障单元时，存储用于救济上述冗余存储器的救济信息并进行上述冗余存储器的救济处理，上述救济处理部具有多个故障救济部，该故障救济部分别具有能够存储上述救济信息的救济信息存储部，上述救济信息存储部以能够依次传送数据的方式串联连接，上述救济信息根据其数据传送动作被串行存储于上述救济信息存储部。

根据本发明，在能够独立动作的多个冗余存储器之间共有救济处理部，因此能够削减芯片内的救济处理部的个数。一般地，在考虑存储器的冗余功能的安装效果的情况下，优选“单位面积的成品率”为最高的条件。因此，伴随着救济处理部的共有化，芯片面积缩小，并且与以往相比，即使对容量较小的存储器也安装冗余功能，也能够得到冗余安装效果。另外，由于能够削减救济处理部的个数，因此也能够缩短救济信息的传送时间和电熔丝的切断时间。

根据本发明，在包括能够自我修复芯片内的故障单元的系统的半导体器件中，能够抑制芯片面积的增加，且能够缩短用于救济冗余存储器的故障的救济信息的传送时间和熔丝的切断时间。

附图说明

图1是表示本发明的第一实施方式的半导体器件的结构的框图。

图2A是表示使用了图1的半导体器件的检查流程的时序图。

图2B是表示使用了图1的半导体器件的检查流程的时序图。

图3是表示救济信息的存储动作的时序图。

图4是当进行了2次能够救济判断时取为不可救济的电路的结构例。

图5是表示图4的电路动作的时序图。

图6是表示用于进行救济判断的标准设定例的图。

图7是进行救济信息传送控制的电路的结构例。

图8是表示图7的电路动作的时序图。

图9是表示本发明的第二实施方式的半导体器件的结构的框图。

图10是表示图9的结构中的救济信息传送动作的时序图。

图11A是表示救济信息设定例的图。

图11B是表示救济信息设定例的图。

具体实施方式

以下参照附图说明本发明的实施方式。

[第一实施方式]

图1是表示本发明的第一实施方式的半导体器件的结构的框图。在图1中，11、12是具有多个存储单元、且具有用于救济故障存储单元(故障单元)的功能的冗余存储器，21是进行包括冗余存储器11、12的多个冗余存储器的救济处理的救济处理部。救济处理部21被包括冗余存储器11、12的多个冗余存储器所共有。为了简化，图示中省略冗余存储器11、12之外的冗余存储器。由包括冗余存储器11、12的多个冗余存储器构成冗余存储器共有组1。在此，包括冗余存储器11、12的多个冗余存储器是能够独立动作的。