[发明专利]存储器存取电路

权利要求书

1.一种存储器存取电路，用以产生预充电信号以及存取致能信号，该存储器存取电路包括：

闩锁电路，输入端接收高电位的输入信号，当时钟信号触发时，该闩锁电路根据该输入信号的电平输出第一信号；

反馈重置电路，耦接至该闩锁电路，接收该第一信号用以产生第二信号以及重置信号，其中该反馈重置电路反向该第一信号以产生该第二信号，该反馈重置电路将该第一信号以及第三信号经逻辑运算后产生该重置信号，其中该第三信号为延迟并反向该第二信号而得到，其中该闩锁电路接收该重置信号并根据该重置信号的电平重置该第一信号；以及

门锁存电路，耦接至该闩锁电路以及该反馈重置电路，该门锁存电路将该第一信号以及该第二信号经逻辑运算后产生该预充电信号以及该存取致能信号。

2.根据权利要求1所述的存储器存取电路，其中该反馈重置电路包括第一反向器用以反向该第一信号以产生该第二信号。

3.根据权利要求2所述的存储器存取电路，其中该反馈重置电路包括：第一延迟单元连接至该第一反向器；第二反向器连接至该第一延迟单元；以及第一逻辑NAND门连接至该第二反向器；其中该第一延迟单元以及该第二反向器延迟并反向该第二信号为该第三信号；其中该第一逻辑NAND门对该第一信号以及该第三信号执行逻辑NAND运算以产生该重置信号。

4.根据权利要求3所述的存储器存取电路，其中该第一延迟单元包含第一延迟时间，使得该第二信号延迟该第一延迟时间。

5.根据权利要求1所述的存储器存取电路，其中该存储器存取电路还包含第三反向器以及第四反向器串连至该闩锁电路的输出端，用以两次反向该第一信号。

6.根据权利要求1所述的存储器存取电路，其中该门锁存电路包括：第二逻辑NAND门、第二延迟单元、第五反向器、第三逻辑NAND门以及第三延迟单元；其中该第二逻辑NAND门根据该第一信号以及该预充电信号产生第四信号；该第二延迟单元延迟该第四信号以产生该第五信号；该第五反向器反向该第五信号以产生该存取致能信号；其中该第三逻辑NAND根据该第二信号以及该第五信号产生第六信号；该第三延迟单元延迟该第六信号以产生该预充电信号。

7.根据权利要求6所述的存储器存取电路，其中该第二延迟单元以及该第三延迟单元包含有第二延迟时间。

8.根据权利要求1所述的存储器存取电路，其中当该重置信号为低电平时，则该闩锁电路重置该第一信号。

9.一种存储器存取电路，用以产生预充电信号以及存取致能信号，该存储器存取电路包括：

闩锁电路，输入端接收高电位的输入信号，当时钟信号触发时，该闩锁电路根据该输入信号的电平输出第一信号；

延迟电路，接收该第一信号，该延迟电路顺序延迟该第一信号以产生第二信号、第三信号以及第四信号；

反馈重置电路，耦接至该闩锁电路以及该延迟电路，接收该第一信号以及该第四信号，其中该反馈重置电路将该第一信号以及该第四信号经逻辑运算后产生重置信号；其中该闩锁电路接收该重置信号并根据该重置信号的电平重置该第一信号；以及

门锁存电路，耦接至该闩锁电路以及该延迟电路，该门锁存电路将该第一信号以及该第二信号、该第三信号以及该第四信号经逻辑运算后产生该预充电信号以及该存取致能信号。

10.根据权利要求9所述的存储器存取电路，其中该延迟电路包括：

第一延迟单元，耦接至闩锁电路，用以延迟该第一信号以产生该第二信号；

第二延迟单元，耦接至该第一延迟单元，用以延迟该第二信号以产生该第三信号；以及

第三延迟单元，耦接至该第二延迟单元，用以延迟该第三信号以产生该第四信号。

11.根据权利要求10所述的存储器存取电路，其中该第一延迟单元包含有第一延迟时间，该第二延迟单元包含有第二延迟时间，该第三延迟单元包含有第三延迟时间。

12.根据权利要求9所述的存储器存取电路，其中该反馈重置电路包括：逻辑NAND门以及反向器，其中该逻辑NAND门以及该反向器对该第一信号以及该第四信号进行逻辑NAND运算后反向，以产生该重置信号。